我们正在对S32K116比较器进行一些测试：
我们向 INN（或 INP）施加输入电压（238mV），以带隙为参考，然后我们将 VOSEL 从 0 增加到 255，并监测比较器输出何时发生变化。
不知何故，当输入电压和带隙的连接互换时，我们在 MCU2 上观察到了不同的容差/偏移。（详情请参见测试1和测试2）
1）这是像VAIO那样已知的某种功能，还是其他什么功能？
2）对于这种公差/偏差，它是否稳定，我们可以通过校准消除它吗？
（例如，记录目标电压下的触发信号）
测试1：输入电压接V-，带隙接V+ ，低速模式
测试2：输入电压接V+，带隙接V- ，低速模式
1）输入引脚
CMP0_IN 始终设置为通道 0。（PIN26，PTA0）
是的，输入电压仍然通过相同的 CMP0_IN 引脚 26、PTA0 输入。
2）带隙
我想弄清楚的特性并不是两个MCU之间的区别。当 INN 和 INP 互换时，同一个 MCU 的容差/偏移量就会不同。我认为在这种交换过程中带隙不应该发生变化。（此处MCU1的数据仅供参考）
3) VDD/VDDA：
这两个MCU使用相同的+3.3V网络（LDO容差在1.25%以内）。
我完全理解MCU的带隙会有所不同，但是，我再次强调，我检查的是交换后的带隙差异。
4）测试方法
上述测试数据并非增加输入电压，而是使用固定输入电压，并增加 VOSEL 值。（关于降低 VOSEL 值，我尚未测试，稍后会进行检查。）
对于固定 VOSEL 的增加/减少输入电压的情况，有类似的 -9mV。
5）滞后现象
我确实有低速模式下磁滞现象的测试数据：
此处的测试数据是固定输入电压并增加 VOSEL：
6）MCU照片
您可以参考附件照片“MCU1.PNG”和“MCU2.PNG”。
阻焊层是
FS32K11-6LFMMF-ON96V-S12YM16
你好 Sid_Zhou，
您将输入电压连接到了哪个 CMP0_IN 引脚？
当交换 INN 和 INP 时，输入电压是否仍然通过同一个 CMP0_IN 引脚输入？
此外，带隙电压范围在 0.97-1.03V 之间。您是否考虑过暂时排除两个 MCU 的带隙电压不同所导致的问题？例如，能否使用不同的 CMP0_IN 引脚来输入更精确的外部电压基准？
你检查过两个 S32K1 的 VDD/VDDA 电压是否相同吗？
调试过程中是否确认 OFFSET=1 和 HYSTCTR=0？
我注意到您提高了输入电压并记录了 VOSEL。你试过降低输入电压并记录VOSEL值吗？另外，检查一下模拟比较器的迟滞是否受到影响，虽然我看到你已将 HYSTCTR 配置为 0。
拍摄两张 S32K116 照片，并告诉我 MCU 掩模。
此致敬礼，
Robin
感谢您的详细解释。我现在明白您关心的是 S32K1 数据手册中的VAIO （模拟输入偏移电压）参数。
我在内部看到了AE团队的解释：
AIO偏移量是比较器本身的偏移量，即INP和INN之间的偏移量。
由于 INL 误差是对 DNL 的积分，因此 INL 误差包含了 DNL 误差。
错误为 |V_AIO| + |INL|
根据我的理解，直接使用来自外部信号源的两个模拟电压分别输入INP和INN来测试VAIO应该比使用带隙分压器更直观。
关于您的问题：对于同一个 MCU，VAIO 不是一个随机值，不会随意地随时间变化，而是会随着工作条件（尤其是温度）而漂移。数据表中的 VAIO 值应理解为整个温度范围内的保证/最坏情况极限。
在设计阈值时，不要将 VAIO 视为可忽略不计或固定的校准值。保持裕量基于全温最坏情况 |VAIO|，加上 DAC/INL 误差。
我还查看了您之前关于此问题的讨论： S32K116 比较器容差。
看来CMP的精度无法满足您的需求。您是否考虑过 S32K1XXRM Rev14.2 的“ 44.5.5 自动比较功能”部分中描述的功能？
S32K1 数据手册 Rev15 中的“ 表 41. 12 位 ADC 特性 (2.7 V 至 3 V) ”显示最大 TUE 为 ±8 LSB。这似乎比CMP更准确。
感谢您的详细解释。
我注意到，在我们的应用中，ADC 可能具有更高的精度。
但是，从高层架构来看，我们有使用 CMP 作为功能安全监视器的要求，我不确定是否可以将其更改为 ADC。