やあみんな、
私はS32K328 MCUに取り組んでおり、 MAC 間接続を使用してイーサネット通信を確立しようとしています。私のセットアップでは、S32K328 GMAC はRGMII インターフェースを介してスイッチ MACにコネクテッドされ、スイッチはさらに PHY にコネクテッドされています。
リンク ステータスがアップであることは確認できますが、 Tx または Rx トラフィックは確認されません。これはクロックの構成に関連している可能性があると思われますが、何を検証する必要があるかはわかりません。
MAC 間接続の基本要件を明確にし、以下の詳細を教えてください。
MAC-to-MAC モードの RGMII のクロック構成とソース要件。
このセットアップに必要な特定のGMAC レジスタ構成または設定。
S32K328 側でRGMII 遅延またはスキュー調整が必要かどうか。
再開まで今しばらくお待ちください。
よろしくお願いします、
サティッシュ。
こんにちは@PavelL
貴重なご意見をSOありがとうございます。以下の行を追加すると問題は解決します。
よろしくお願いします、
サティッシュ。
こんにちは@sathishkumar_sunmugavel さん
S32K358 - GMAC クロック構成 - NXP コミュニティの私の投稿を確認してください。そこでほとんどの質問に答えたと思います。
残りは次のとおりです。
- クロックの精度と安定性のため、PLLを使用する必要がある。
- S32K328にはPLLAUXがある
繰り返しますが、利用可能な最新の RM は Rev. 11 です。
よろしくお願いいたします。
パベル
S32K328 側ではどの信号が入力され、どの信号が出力されると予想されますか?
皆さん、こんにちは。
S32K328 クロックのセットアップと GMAC 構成に関して、いくつか追加の質問があります。
リファレンスマニュアル (Rev. 1.0) に S32K328 のクロック図が見つかりませんでした。6.1）。両方のデバイスは同じファミリに属しているので、代わりに S32K358 クロック図を参照できますか?
S32K358 クロック図には、 EMAC_MII_RX_CLKとEMAC_MII_RMII_TX_CLKの 2 つの外部クロックがあります。EMAC_MII_RMII_TX_CLKのみがEMAC_CLK_RXおよびEMAC_CLK_TXにコネクテッドされているようです。この外部クロックが利用できない場合、推奨される代替クロック ソースは何ですか?
RGMII インターフェースには 125 MHz クロックが必要であり、この周波数を PLL から導出すると他のクロック ドメインに影響するため、 FXOSC → PLL → GMACは使用できません。
このセットアップでは、 DCMRWF3レジスタに特別な構成が必要ですか?
S32K328デバイスには S32K358 と同様のPLLAUX (補助 PLL) が含まれていますか? また、これを GMAC のクロック ソースとして使用できますか?
よろしくお願いします、
サティッシュ。
既存のクロック構成はここにあります
