Hi Bob,
it is design specific: Trace length, PCB, memory. Nevertheless on TWR-VF65 rev.H (SDRAM and Vybrid are next to each other, without external termination) we are using DSE = 110. See below:
void setup_iomux_ddr(void)
{
#define DDR_IOMUX 0x00000180
#define DDR_IOMUX1 0x00010180
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A15);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A14);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A13);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A12);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A11);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A10);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A9);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A8);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A7);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A6);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A5);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A4);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A3);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A2);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_A1);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_BA2);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_BA1);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_BA0);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_CAS);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_CKE);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_CLK);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_CS);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D15);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D14);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D13);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D12);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D11);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D10);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D9);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D8);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D7);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D6);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D5);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D4);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D3);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D2);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D1);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_D0);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_DQM1);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_DQM0);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_DQS1);
__raw_writel(DDR_IOMUX1, IOMUXC_DDR_DQS0);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_RAS);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_WE);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_ODT1);
__raw_writel(DDR_IOMUX, IOMUXC_DDR_ODT0);
}
/Jiri