P2020如何连接3个PCIe 1x的设备

[arvinchen]

你好！

请问，P2020如何连接3个PCIe 1x的设备？我这边的连接方式：第一个设备连serdes lane 0，第二个连serdes lane 1，第三个设备连serdes lane 2；但第三个设备连接有问题，无法使用？

[ufedor]

There is no known issue with the P2020 PCIe3 operating as x1.

I've doublechecked that this configuration is viable using P2020DS board and the cfg_io_ports[0:3]=0010.

Please also check the DEVDISR and refer to the P2020 QorIQ Integrated Processor Hardware Specifications, Table 1. P2020 Pinout Listing and check POR behavior of all signals having Note 15.

4) How exactly the lane 3 is connected?

[ufedor]

It is possible to implement three x1 PCIe interfaces using P2020 when cfg_io_ports[0:3]=0b0010.

In this case PCIe3 has to use only lane 2 and lane 3 has to be terminated as unused referring the AN4261 - P2020 Design Checklist.

[arvinchen]

你好！

非常感谢您的回复！

有配置过cfg_io_ports[0:3]=0b0010，但是第3个PCIe 1x还是找不到设备，看上去第3路PCIe是被关闭了，3路PCIe 1x都是做主设备是否会有影响？之前有用过2路PCIe 1x和1路PCIe 2x，是能正常通信的，不过第3路是做的从设备。另外您说的AN4261我有查阅PCIe部分，没发现什么问题，是不是我查阅其他部分？

[ufedor]

Please pose questions in English.

[arvinchen]

I have configure cfg_io_ports [3-0] = 0b0010，PCIe1 x1 and PCIe2 x1 are OK，but PCIe3 x1 Can't communicate。PCIe1 x1 、 PCIe2 x1、PCIe3 x1 are host，is OK?

[ufedor]

Please provide:

1) the processor connection schematics for inspection

2) values of the PORBMSR and PORDEVSR registers

3) value of the PCIe3 LTSSM register when the target is connected

[arvinchen]

1）

2）porbmsr 0x8d370000 pordevsr 0x1a112840

3）ltssm (0x404) = 0x0

[arvinchen]

你好！

非常感谢您的回复！

有配置过cfg_io_ports[0:3]=0b0010，但是第3个PCIe 1x还是找不到设备，看上去第3路PCIe是被关闭了，3路PCIe 1x都是做主设备是否会有影响？之前有用过2路PCIe 1x和1路PCIe 2x，是能正常通信的，不过第3路是做的从设备。另外您说的AN4261我有查阅PCIe部分，没发现什么问题，是不是我查阅其他部分？