Missing MCAL header files after EB Tresos code generation for S32K312 Hello, I'm currently working on a project for S32K312. I've used EB Tresos (version 29.0.0) to generate AUTOSAR configuration files, and after copying these generated files into my S32 Design Studio project I see multiple errors related to missing header files. Could someone please tell me where I can obtain these header files and can I make EB Tresos tool generate them properly along with other files? Best regards, Re: Missing MCAL header files after EB Tresos code generation for S32K312 Hi Please follow the instructions in this article: [S32K3 Tools Part]How to import RTD EB project into S32DS Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

S32K HSE Can not change life cycle I have ported the S32K344_CQC_DEMO secure debug project from the S32K3_HSE_DemoExamples_1_0_0 package to the S32K314. The project runs, but I'm facing an issue where the HSE_AdvanceLifecycle service always remains in a pending state, waiting for a response from the HSE. I’ve verified that the project uses the common HSE service sending function, and all other services seem to work correctly — only HSE_AdvanceLifecycle does not receive any response from the HSE.  ADKP at 0x1b000360 is  provisioned. Could you please help me check and troubleshoot this issue? Thanks in advance. Re: S32K HSE Can not change life cycle Hi, This issue is resolved when i set variable to non cache memory. Many thanks Re: S32K HSE Can not change life cycle As I know we don't have specific EVB for S32K314 device, is it S32K344 switched to S32K324 configuration and used as S32K314 as this way are devices compatible or do you have your own prototype board? From HSE point of view both device are equal and with S32K344 it works correctly.

Questions about EmbSys window in s32ds. Hi, In S32DS3.4, it has EmbSys window in the debug view, while later S32DS removed it. I don't know what is the reason.  Although we still can use watch registers and peripheral registers to watch the value of the registers. But somehow it is not so convenient to use it compare to EmbSys. 1. In the EmbSys window, the register order is the same as the order in reference manual document. While in watch registers window, it isn't.  2. If the watched registers are too many, in watch registers it is difficult to look through, while in EmbSys, we could read them module by module, instance by instance easily.  Could you please to bring EmbSys window back in new version S32DS? br, Charles S32DS Re: Questions about EmbSys window in s32ds. Hi Jiri, Thanks, I created JIRA ticket, link is [S32DS-33152] Requirement about EmbSys window in s32ds. - NXP JIRA br, Charles Re: Questions about EmbSys window in s32ds. Hi Charles,  please write feature request in JIRA under S32DS tag - https://jira.sw.nxp.com/login.jsp

SJA1110 交换机中的 AVTP 以太网传输 你好， 我想在 SJA1110 交换机中配置 DPI（深度数据包检测）表 所以，我参考了文档并尝试了 ETHTYPE = 2048 (IPv4)，在下一层我尝试使用 IPv4，其中 PROTOCOL = UDP 数据包，我设置了 SRC 地址 192.168.0.1，因此提供了更新预览和保存。 因此，当我试图从 SRCPORT 发送数据包时，该配置工作正常，我能够向特定的 DSTPORT 发送数据包。 我打算将 ETHTYPE 更改为 AVTP，其中 AVTP 的 ETHTYPE 为 0x22F0(8944)。 但是在没有下一层的地方因为选项只有 IPv4、IPv6、ARP、EAPOL 我知道因为 AVTP 是第 2 层所以我们不会有 SRC_IP/D ST_IP 来处理 AVTP 怎么办？ 当我在 DPI 表中配置 AVTP 配置时它会广播到所有端口 因为现在我们只有 DST_MAC 需要过滤，在自定义中我们是否需要提及过滤掉的内容？既然 50 字节保留了 0 DPI 表 是否有可能与 AVTP 一起使用？ 目前在 DPI Composer 中我只配置了以太网，其中 DST_MAC 和 ETHTYPE = 0x8944 除此之外我还配置了 SRCPORT 和 DSTPORT 我 是否需要启用其他东西来处理这个问题？ 期待你的回复 Re: AVTP Ethernet transmission in SJA1110 Switch 你好@Atkinson、 谢谢你的详细观察--你的思路完全正确。 你说得对，AVTP 是第 2 层协议，因此它不使用 IP 地址或 UDP/TCP 等第 4 层端口。基于 DST_MAC 和 Ethertype = 0x22F0 的过滤是一种有效的方法，在这种情况下，预计 DPI Composer 不提供 " 下一层 " 选项。 关于您的问题："DPI 表能否与 AVTP 一起使用？" 是的，这是可能的。SJA1110 中的 DPI 引擎支持检查最多 128 字节的数据包负载，这足以满足 AVTP 用例，包括根据流 ID、AVTP 子类型或时间戳等字段进行过滤，具体取决于您的应用程序。 请参阅文件 AH SJA1110 TCAM 和 TSN可在 SJA1110 文档页面的 "安全 "部分获取。它包含 DPI 配置示例，可帮助您更有效地构建规则。 此外，如果在 SJA1110 上运行 ECT 服务器，则可以使用 ECT 客户端动态配置 DPI 条目，这可以大大加快测试和迭代速度。 顺祝商祺！ 帕维尔

S32G: PFE FW error reported after after 4~5 consecutive A53 ungraceful reset Hi PFE experts Customer: LGE/Mobis Platform: S32G2 Module: PFE slave driver 1.6.0 Our customer is using BSP36, PFE slave driver 1.6.0 and PFE MCAL driver 1.3.0.  Customer is implementing A53 ungraceful reset. If A53 doesn't send heart beat, M7 will force reset A53.  After 4~5 consecutive reset tests, PFE FW outputs the error log below. They using the following sequence as below: /* 1. Disable Interrupt router for GIC500 */ disable_a53_interrupt_routing(); /* 2. Remove the PFE logical interface */ pfe_logif_disable(); /* 3. Flush the slave HIF internal Rx bd */ Eth_43_PFE_ChannelBdFlushRx(PFE_PHY_IF_ID_HIF1); /* 4. Clear PFE Port coherency register */ REG_WRITE32(0x4007CA00, 0x0); /* 5. Turn off A53 cores/partition */ Bl_DisableCore(0, 1); Bl_DisableCore(1, 1); Bl_DisableCore(2, 1); Bl_DisableCore(3, 1); Bl_DisablePartition(1); /* 6. Enable Interrupt router for GIC500 */ enable_a53_interrupt_routing(); /* 7. Turn on A53 cores/partition */ Bl_StartApplication(); I set up a similar environment and could not reproduce the issue, the logs from my test are normal. could you help to analysis that under what condition the error will occur?  Appreaciate for your support. Best Regards, Leo PFE Re: S32G: PFE FW error reported after after 4~5 consecutive A53 ungraceful reset This also makes us confused. Reading the code, I think this is for the use case when 1 EMAC is connected to multiple HIF channels of the same driver. But I think this is a use case not recommended anymore. And it should definitely not be used in slave mode. I can see that this command does not give an error, but I don't know if it would create this error or not: libfci_cli logif-update -i emac2 --egress hif Re: S32G: PFE FW error reported after after 4~5 consecutive A53 ungraceful reset Hi @Sebastian_Raizer  What makes me confused is that the tx_port =PFE_PHY_IF_ID_HIF. Under what condition the tx_port is equal to PFE_PHY_IF_ID_HIF? I will ask customer to share their PFE configuration. BR, Leo Re: S32G: PFE FW error reported after after 4~5 consecutive A53 ungraceful reset Hi @Sebastian_Raizer  Thanks for your answering, I will confirm with customer how they configure the PFE. BR, Leo Re: S32G: PFE FW error reported after after 4~5 consecutive A53 ungraceful reset Additional info from my PFE colleagues. Normally with PFE Linux slave, the function fp_replica_hif_rx_scaling() is executed but the condition if(PFE_PHY_IF_ID_HIF == tx_port) is false so this code is skipped and the function returns with new_port = tx_port;. For frames targeted at PFE Linux slave driver, the value of tx_port should be 7 in this case (HIF1). But somehow here the value is 3, which I think is a special value used in multi interface mode of PFE Linux standalone driver. This value should not be used for a Linux slave. This might be the hint of a mis-configuration of the bridge or the flexible parser. Re: S32G: PFE FW error reported after after 4~5 consecutive A53 ungraceful reset Hello, this error comes from the FW in function fp_replica_hif_rx_scaling(). It's the infinite loop protection for the while loop in this function. It tries to find the next active HIF to send the packet to but cannot find one (it just got disabled by the BD flush). To investigate further, try to look if there is a specific option to enable traffic spreading. Is the Linux driver really configured with only 1 HIF. I'm not sure if this FW code is always executed or only in some specific configuration. The FW should determine that the frame is aimed at a disabled interface and drop it. Other thing is that the Linux driver must not be active during the call of Eth_43_PFE_ChannelBdFlushRx(). If the kernel is in Panic, this is the case, but depending on how they trigger the hart beat loss, it might not be the case. To ensure this, maybe it is safer to turn off the Linux partition before calling the BD flush API. Or they can make sure that the kernel is in Panic or other mode where nothing is executed. I assume they use bridge mode and it looks like traffic is flowing during the recovery process. Did you setup this as well in your environment?

Using S32 Debug Probe with Python QSPI Flash Script Hello, I’m trying to use the s32z2e2_flash_MX25UW25A45G.py Python script provided by the MBDT team to flash to the S32E2 via QSPI. This script can be used with the gdb command line or with S32 Design Studio/ S32 Debug Probe. Are there any resources or documentation on the S32 Debug probe, or setting up GDB with the debug probe or within S32DS, that would be helpful for running and debugging this flashing script? Thanks! Tasnia MBDT S32DS Source: NXP Internal Re: Using S32 Debug Probe with Python QSPI Flash Script Hi,  I'm not familiar with MBDT, but S32DS contains it's own script for MX25UW25A45G. You can select it from S32DS Debug Configurations  In attachment is script itself, you can compare it with yours one. 

SW1 RUN VOLT 値が PF5020 PMIC の SW1LX ピンに反映されません。 こんにちは、 このメッセージがお役に立てば幸いです。 現在、PF5020 SW1 レギュレータを使用していますが、問題が発生しています。SW1 RUN VOLT レジスタに書き込んでいるときに、値が期待どおりに SW1LX ピンに反映されないようです。 なぜこのようなことが起こるのか、またこの問題を解決するために実行すべきトラブルシューティング手順を提案していただけますか?また、sw1 レギュレータの構成シーケンスを提供してください。 どうぞよろしくお願いいたします。ご返信をお待ちしております。 よろしくお願いします、 【シヴァニ】 Re: SW1 RUN VOLT Values Not Reflected on SW1LX Pin in PF5020 PMIC. こんにちは、 考えられる原因をいくつか以下に示します。 - 障害によりレギュレータが無効: PF5020 は、低電圧 (UV)、過電圧 (OV)、および電流制限 (ILIM) の状態を監視します。何らかの障害が検出され、対応する障害状態ビット (SW1_UV_STATE、SW1_OV_STATE、または SW1_ILIM_STATE) がレギュレータを無効にするように設定されている場合、RUN VOLT レジスタが正しく構成されていてもレギュレータはシャットダウンします。 - EN1 ピンがアサートされていません: SW1 を有効にするには、EN1 ピンをハイにする必要があります。低い場合、レジスタ設定に関係なく SW1 はオフのままになります。 - SW1_RUN_MODE設定が正しくありません。SW1_RUN_MODE[1:0]ビットがPWM（0b01）や車載スキップ（0b11）などの有効な動作モードに設定されていることを確認してください。オフ (0b00) に設定すると、レギュレータは動作しません。 - ウォッチドッグまたは障害カウンタのシャットダウン: ウォッチドッグ イベント情報 カウンタ (WD_EVENT_CNT) または障害カウンタ (FAULT_CNT) が最大値に達すると、PMIC はフェイルセーフ状態になり、レギュレータが無効になります。 推奨されるアクション: EN1 ピンがハイであることを確認し、EN1_S ステータスをチェックします。 障害ステータス ビットを読み取り、障害保護によってレギュレータが無効になっていないことを確認します。 SW1_RUN_MODE がオフに設定されていないことを確認します。 INTB がアサートされているかどうかを確認し、障害カウンターを検査します。 SW1LX の電圧を測定して、レギュレータの動作を確認します。 BRs、トーマス

S32K312 SRAMの理解 こんにちは、 S32K312 MCU を使用していますが、SRAM (>32KB) が不足しています。 私の理解では、K312 には 96KB の SRAM があり、そのうち 32KB はスタンバイ RAM、32KB はキャッシュ不可、最後の 32KB は共有可能です。 K312 はシングル コアで非ロックステップ MCU であるため、共有可能なセクションに関して特に、これらのセクションの実際的な制限を完全には理解していません。(no_cacheable は、ここでのデータはキャッシュに移動できないことを意味していると思いますか?) これについてさらに詳しい情報を知るために参照すべきリファレンスマニュアルのセクションはありますか?私が見つけたのは AN13388 だけですが、スタンバイ セクションの詳細のみが説明されているようです。 さらに、int_sram_fls_rsv、int_sram_results、int_stack_dtcm セクションは何の目的ですか? 最初の問題に戻りますが、32KB を超える RAM (静的に) を使用している場合、他の RAM セクションに特定の変数を手動で配置する必要がありますか?そして、この動作は WRT スタック/ヒープにどのように変化をもたらすのでしょうか?スタック/ヒープは 32KB を超えて CAN 増加できますか? よろしくお願いします！ Re: S32K312 Understanding SRAM ああ、分かりました。 ご説明ありがとうございます Re: S32K312 Understanding SRAM これはすべての S32K3 派生製品に汎用的であるSO、コア間でデータを共有するためのものです。 おそらく、DMA などとしてコアと他の XBAR マスター間でデータを共有する場合に使用できます。それは特定の AUTOSAR 要件である可能性がありますが、完全にはわかりません。 Re: S32K312 Understanding SRAM 私はそれらを変更するつもりはありません。私の質問は、異なる SRAM セクション間に厳格な物理的な制限/違いがあるかどうかを理解することだけです。さらに、int_sram_shareable セクションに関して、このCASEの「共有データ」が何を意味するのか説明していただけますか?何の間で共有されますか? これまでの説明に感謝します! Re: S32K312 Understanding SRAM いずれにしても、使用されているセグメントを変更しないことをお勧めします。いずれにせよ使用されないCASEは、サイズ 0 をCAN。 Re: S32K312 Understanding SRAM こんにちは、 ご返信ありがとうございます。 SO、明確に言えば、どの SRAM セグメントにも実際的な制限はなく、理論的には 96 KB 全体を 1 つの SRAM セグメントにグループ化できると言ってもよいのでしょうか。 Re: S32K312 Understanding SRAM int_pflash: アプリケーション コードを保存するためのメイン プログラム フラッシュ メモリ。 int_dflash: 構成やログなどの永続データを保存するための不揮発性メモリ。 int_itcm: 待機状態ゼロで重要なコードを実行するための高速メモリ。 int_dtcm: デターミニスティックなタイミングで頻繁にアクセスされるデータ用の高速メモリ。 int_stack_dtcm: 信頼性の高い実行を保証するスタック専用の高速メモリ。 int_sram: 変数、バッファ、ヒープ用の汎用 SRAM。 int_sram_fls_rsv: フラッシュ関連の操作用に予約された SRAM。 int_sram_no_cacheable: キャッシュから除外された SRAM 領域。DMA またはペリフェラルに最適です。 int_sram_results: 診断またはテストの結果を保存するための小さな予約領域。 int_sram_shareable: シングルコア使用時でも共有データ用のメモリ領域。 ram_rsvd2: SRAM アドレス空間の終わりを示すマーカー。 メモリ セグメントのアドレスとサイズを変更することはCANますが、メモリ リソースによって指定された境界を念頭に置く必要があります。

How to disable GIC-500 242? Hi Sir, We want to turn off GIC-500 242 on Linux kernel to avoid competing with M-core for EIRQ. Could you guide us on how to achieve this, such as through DTS or other configurations? Best regards, Jeff Huang Re: How to disable GIC-500 242? hi,Jeff-CF-Huang Thank you for your reply. If you do not check the interrupt of SIUL1_ORED_IRQn, you are not enable the interrupt in M core. Hope it can help you. BR Joey Re: How to disable GIC-500 242? Hi Joey, Thank you for your reply. Could you guide us on how to keep this IRQ on the A53 cores without routing it to the M7 cores? Best regards, Jeff Huang Re: How to disable GIC-500 242? hi,Jeff-CF-Huang Thank you for your reply. Check the interrupts information, The 242 interrupt is used to gpio. You can try to modify the file of (ATF/fdts/s32g.dtsi), it has the define for gpio in this file. Hope it can help you. BR Joey Re: How to disable GIC-500 242? Hi Joey, We are currently using BSP 40 with kernel 5.15 (RDB3), but plan to migrate to BSP 44 with kernel 6.6.   Best regards, Jeff Huang Re: How to disable GIC-500 242? hi，Jeff-CF-Huang Thank you for contacting us. Could you share more information to us? Which version of BSP are you using? And are you using the RDB2 or RDB3? BR Joey

smartdma information of how it works Hi, i bought a MCXN947 and LCD-parallel-S035 , in the sdk examples you use a new feature called SMARTDMA. It is being quite hard to understand its behavior , and the reference manual is not easy to understand this subject, could you please tell me what is the best document source of this in order to understand in detailed.  Thanks a lot for your help. MCXN Re: smartdma information of how it works Thanks a lot for your support. Re: smartdma information of how it works Besides the information on the reference manual, these application notes can be helpful to understand how SmartDMA works: Using SmartDMA for Graphic on MCX N Series MCU How to Use SmartDMA to Implement Camera Interface in MCXN SmartDMA Cookbook BR, Omar

PN7161 初始 FW 我尝试将 esp 或 arduino 与 pn7161 连接但我发现每次启动时都需要固件补丁才能运行 NFC 协议。 因此，我需要这个文件，以便将其集成到我的开关中 我想应该是这样的 const unsigned char gphNxpNci_firmware[] = { 0x00, 0x00, 0xFF, 0x03, ... }； Re: pn7161 initial fw 您好，先生， 感谢您对我们的产品感兴趣。 遗憾的是，这不是支持 PN7161 的安全渠道。我的建议是，请联系提供 PN7161 的人。 很抱歉，我无法获得这些信息。  

AN14003のサービス NXPチームの皆様、こんにちは。 私はベア KW45 ベア MCU を使用しており、NBU イメージと Cm33 イメージをフラッシュするために無線コアを有効にするには、AN14003 Rev. を参照しました。1.1 しかし、文書に記載されている機能に関していくつか質問があります。 1.関数JiaTest_Set_LifeCycleAndKeys_Secureはヒューズをプログラムしますが、関数の定義には特定の変数&TestContextForWriteLC への参照がありません。参照が存在しない場合にプロジェクトを正常にビルドする方法と、特定の変数への参照が存在しない理由について説明します。 2. 特定の部分に #if が定義されていないが、# endif が存在することに気付きました。 注: この機能の参照は、ドキュメントの 11 ページと 12 ページにあります。 よろしく チェタン Re: Oueries in AN14003 NXP は、ドキュメント内の特定の変数&TestContextForWriteLCを更新し忘れたと思います。私が共有しているのは、あなたが見逃したスニペットです。また、私が強調表示した場所で変数を初期化する必要があるAN14003 (Rev. 1.1、2024 年 6 月 14 日)を参照してください。 アプリケーションノートAN14003 (Rev. 1.1) と AN14003 (Rev. 1.0) の両方を比較すると、問題が特定されますので、上で述べた追加の #endif に対処してください。 よろしく チェタン Re: Oueries in AN14003 こんにちは、チェタン。 コンテキストの初期化は、SB3KDK キーと RoTKTH キーの前の図 9 章 5.2.1 に示されています。 コンテキスト名を入力CAN: nboot_context_t TestContextForWriteLC;たとえば。 これは、各お客様が独自のコンテキスト名を使用して自社側で実装する必要があるものです。 よろしくお願いいたします。 ルイス

[MC33978] Request on 'MC33978 Current and Power Calculator' Hi, I've noticed an "MC33978 Current and Power Calculator" tool in doc AN5098. However, I couldn't find any link in NXP network. Could you provide it? Thanks. MC33978 

有关旧标签样式的咨询（部件号：WLAN7001C） 亲爱的恩智浦团队， 关于旧式标签，我想咨询一下。 恩智浦有这种布局的旧标签吗？谢谢您的答复。 致以最诚挚的问候， Cassie Liu DSC eGUI 评估板 PEG 图形用户界面 射频 StarCore DSP

Inquiry about the old label style(part number:WLAN7001C) Dear NXP team， I would like to consult you about the old style labels. Does NXP have old labels with this layout? Thank you for your reply. Best regards, Cassie Liu DSC eGUI Evaluation Board PEG GUI RF StarCore DSPs

NBU functions Hello NXP team, I am using bare KW45 bare MCU and for enabling Radio core for flashing NBU image and Cm33 image I referred AN14003 Rev. 1.1 but I have some queries with respect to function mentioned in the document . 1.Function JiaTest_Set_LifeCycleAndKeys_Secure  use program the fuse but in the definition of the function there is no reference present for the specific variable which is &TestContextForWriteLC , how to succesfully build the project if reference is not present and why reference is not present for the specific variable. 2. I have noticed there is no #if defined in specific part but # endif is present. NOTE you can find reference of the function in page number 11 and 12 of the document Core and Memory Development Board Re: NBU functions Hello, The initialization for the context is shown in figure 9 chapter 5.2.1 before the SB3KDK and RoTKTH keys. You can enter context name: nboot_context_t TestContextForWriteLC; for example. This is something every customer would need to implement by their side with his own context name. Best Regards Luis Re: NBU functions attached screenshots 

安全启动 HAB-引导加载程序身份验证失败时可能的反应 你好、 我们使用 i.MX8 处理器并实现基于 HAB 的安全启动。到目前为止，一切都运行正常。我们现在遇到了一个问题，即如果安全启动在启动过程的早期阶段失败，可能会出现什么反应。 更具体地说，如果启动-ROM 无法成功验证引导加载程序，可能会有什么反应？能否以某种方式发出引导程序验证失败的信号？ 谢谢您！ i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus Re: Secure Boot HAB - Possible reaction on Bootloader authentication failure 您好， 关闭设备，启动流程将无法继续执行并进入下载模式。 此致 哈维

[S32K388][AES_ACCEL] ACE AHB が実行されていません こんにちは、チーム 私はS32K388を使用しています S32K3xx リファレンスマニュアル rev. によると。9、AESアクセラレータとその必須要素（フィードDMAと結果DMA）を有効にするには、 PRTN1_COFB3_CLKEN[REQ112-REQ115]を設定する PRTN1_COFB3_CLKEN[REQ116-REQ119]を設定する（AESアプリケーション0の場合） 私は SW32K3_RTD_R21-11_5.0.0_P05_D2502 を使用していますが、McuPeripheral AES_ACCEL を有効にすると、PRTN1_COFB3_REQ112 のみが設定されます。AES_APP の場合も同様です。すべての REG が設定されていない場合、私のCASEでは Result DMA は有効になりません。この点を確認するのを手伝っていただけますか? 現在、関連するすべての MC_ME スロットが AES ACCEL の使用に設定されていますが、ACE_AHB は何らかの理由で有効になっていません。AES サブシステム参照マニュアル Rev 3 によると、ACE の AHB インターフェースはモジュール clk を使用するため、これを有効にするための特別な方法は見当たりません。これを有効にするために何が足りないか教えていただけますか? ちなみに、ARS サブシステム リファレンス マニュアル Rev 3 では、キーバス インターフェース clk のソースについては言及されていません (checker、config などについても言及されていますが、今は必要ありません)。何かを有効にする必要がありますか? ご支援ありがとうございます。 コア

S32K116EVB2Q048 stuck in an unusual state Hello all, I have removed the devkit-motorGD board from the pins of the eval board. When I plug in the OpenSDA USB to my laptop, the LED next to the OpenSDA MCU goes on and stays on. But, when I try to build and flash a simple hello world code from the standard simulink function libraries provided by NXP, the same LED blinks 7 times in approximately 2-3 seconds and stays off for another 2-3 second and repeat.  This is after the code geenration is complete. If I plug out and plug in again, we go back to the LED staying on. A simple UART terminal like Putty doesnt show anything on the communication line.  I tried the hello world code before and it worked. It just simply stopped working one fine day.  Probably an incomplete/corrupted image has been flashed which is why it is in this unusual state. Can someone help me with how to mass erase memory? Is there any documentation I can refer to?  Apologies if the question is too basic and is already answered. Do let me know if any more information is needed. Thanks! Re: S32K116EVB2Q048 stuck in an unusual state Hi @deshmaneaakash  There is no issue with D2 being ON. This LED indicates that OpenSDA is functioning correctly. However, based on the image you shared, I noticed that D3 is OFF. D3 corresponds to the PWR_LED, which should be ON to confirm that VDD is properly supplied. From what I can see in your board image, the jumper J107 appears to be set to position 1-2, which means the board expects to be powered by a 12V external power source. However, you have only connected the cable to OpenSDA. If you intend to power the board via the USB micro connector, then J107 should be set to position 2-3. Please verify and adjust this jumper setting accordingly. Additionally, I recommend referring to the Getting Started with the S32K116EVB2Q048 Evaluation Board. Re: S32K116EVB2Q048 stuck in an unusual state Hi @VaneB  THank you for your response. I want to elaborate the issue I am facing. I have connected my s32k116 simply through the USB to my laptop: The D2 LED is solid ON: I wrote a simple LED blinking code in baremetal C. I created a debug configuration as shown: When I click on Debug, this comes up: It doesnt make sense for me to try and change the port. When I cancel the dialog, this comes up: I also tried checking the Emergency Kinetis Device Recovery by Full Chip Erase. It gave me the same result. Please let me know if you have any insights. Your help would be much appreciated! Thank you! Re: S32K116EVB2Q048 stuck in an unusual state Hi @deshmaneaakash  Do you mean the D2 LED (SDA_LED)? If it is on, there is no issue. It indicates that OpenSDA is powered and functioning correctly. However, if you are referring to the D1 LED (SDA_RST_LED), that means the MCU is in a constant reset state. Let me suggest checking out the following NXP Community thread, which provides a detailed guide and troubleshooting steps.  The red light of the OPENSDA is always on, and the program cannot be debugged Re: S32K116EVB2Q048 stuck in an unusual state @VaneB Thank you so much for your response. I will definitely try that out. Before I proceed though, I had one question. As I mentioned, the LED next to the OpenSDA MCU is solid ON when I plug-in the USB. Does this indicate that the S32K116 is in bootloader mode? If yes, is it possible/okay to mass erase in bootloader mode? Thank you once again for your reponse! Re: S32K116EVB2Q048 stuck in an unusual state Hi @deshmaneaakash  To perform a mass erase, you can use an external debugger such as PEMicro, Segger, or a similar tool. For detailed guidance, I recommend reviewing Section 3.2 of the following application note: AN12130 – Production Flash Programming Best Practices for S32K1xx MCUs. It outlines key steps and important considerations for flash programming and mass erase procedures. Additionally, I have included a few helpful links below that provide further information and support: S32 Design Studio & Flash Mass erase Unlocking and Erasing FLASH with Segger J-Link S32Kxxx - SEGGER Knowledge Base BR, VaneB

Using PKCS#11 openssl engine with elftosb or nxpimage Is it possible to use the OpenSSL PKCS#11 engine either with elftosb or nxpimage? So far, I failed to specify keys as pkcs11 Uri. Please advise. Re: Using PKCS#11 openssl engine with elftosb or nxpimage Hi @tksec  SEC tool currently does not support PKCS#11 directly. There is generic support of signature provider, see Generic workflows — MCUXpresso Secure Provisioning Tool 25.06