S32G-VNP-RDB3評価ボードの回路図/ AT-F DTSの不一致 S32G-VNP-RDB3 ボード上の arm trusted ファームウェアの回路図とデバイス ツリーを見ていると、PFE ピンに対するネット名と pinctrl 機能が一致しないように見えます。 これは、S32G 側で RGMII_B_* ネット ピンが PFE_MAC2_* とラベル付けされていることを示す回路図の図です。 デバイスツリーを見て、S32G3_IOMUX.xlsx spreedsheetを相互参照すると、実際には内部でPFE_MAC0_*にマップされていることがわかります。 これは、デバイスツリー@ https://github.com/nxp-auto-linux/arm-trusted-firmware/blob/0cd12bb2630a23e760683bf3d911e3c1e282efd5/fdts/s32g.dtsi#L1141C1-L1328C1 からのスニペットです そして、ここには、ピンの機能グループがスプレッドシートに従ってどのようにマップされるかを示すコメントを追加しました... pfe0_pins: pfe0 {
pfe0_grp0 {
pinmux = , /* PFE_MAC0_TX_EN_O */
, /* PFE_MAC0_TXD_O[1] */
, /* PFE_MAC0_TXD_O[2] */
, /* PFE_MAC0_TXD_O[3] */
; /* PFE_MAC0_TXD_O[0] */
output-enable;
slew-rate = ;
};
pfe0_grp1 {
pinmux = , /* GPIO / PFE_MAC0_RX_CLK_I */
, /* GPIO / PFE_MAC0_RXDV_I */
, /* GPIO / PFE_MAC0_RXD_I[0] */
, /* GPIO / PFE_MAC0_RXD_I[1] */
, /* GPIO / PFE_MAC0_RXD_I[2] */
; /* GPIO / PFE_MAC0_RXD_I[3] */
input-enable;
slew-rate = ;
};
pfe0_grp2 {
pinmux = ; /* PFE_MAC0_TX_CLK_O */
output-enable;
slew-rate = ;
bias-pull-up;
};
pfe0_grp3 {
pinmux = , /* GPIO / PFE_MAC0_RX_CLK_I */
, /* GPIO / PFE_MAC0_RXDV_I */
, /* GPIO / PFE_MAC0_RXD_I[0] */
, /* GPIO / PFE_MAC0_RXD_I[1] */
, /* GPIO / PFE_MAC0_RXD_I[2] */
; /* GPIO / PFE_MAC0_RXD_I[3] */
};
}; それで私の質問は基本的に、回路図のS32Gサイドネットは誤ってラベル付けされており、実際にはPFE_MAC0_*と読むべきですか?私はこれをカスタムデザインの参照として使用しており、正しい理解があることを確認したいと思います。感謝。 Re:S32G-VNP-RDB3評価ボードの回路図/ AT-F DTSの不一致 Hello @minersrevolt ,
私が見る限り、あなたはあなたの疑問を解決することができました。それでよろしいですか。そうでない場合は、私たちがあなたをサポートできるように、まだ持っている可能性のある正確な未解決のポイントまたは疑問をお知らせください。
ありがとうございます Re:S32G-VNP-RDB3評価ボードの回路図/ AT-F DTSの不一致 Linux DTS を見ると、機能グループは実際には MAC2 と一致しているように見えます。したがって、同期していないのは AT-F だけです。https://github.com/nxp-auto-linux/linux/blob/adceb7e8fa72c4f26207356a5a33b55b0838717f/arch/arm64/boot/dts/freescale/s32gxxxa-rdb.dtsi#L341C1-L398C4 pfe2mdiob_pins: pfe2mdiob_pins {
pfe2mdiob_grp0 {
pinmux = ;
output-enable;
slew-rate = ;
};
pfe2mdiob_grp1 {
pinmux = ;
output-enable;
input-enable;
slew-rate = ;
};
pfe2mdiob_grp2 {
pinmux = ;
};
};
pfe2rgmiib_pins: pfe2rgmiib_pins {
pfe2rgmiib_grp0 {
pinmux = ,
,
,
,
;
output-enable;
slew-rate = ;
};
pfe2rgmiib_grp1 {
pinmux = ,
,
,
,
,
;
input-enable;
slew-rate = ;
};
pfe2rgmiib_grp2 {
pinmux = ,
,
,
,
,
,
;
};
pfe2rgmiib_grp3 {
pinmux = ;
output-enable;
slew-rate = ;
bias-pull-up;
};
};
記事全体を表示