Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
Calculation Software The building industry is similar to a single, enormous construction site that is always changing. It is necessary to continuously update new standards and design criteria as well as innovations in construction methods. This is why Mapei software products, which were created for industry specialists who need to validate design work on-site, are helpful mwst rechner calculator tools and provide the most recent revisions. Re: Calculation Software Calculation software includes industry-specific software for domains like construction (e.g., Mapei) and mechanical engineering (e.g., MESYS AG), as well as general-purpose tools like spreadsheets (Official site) and interactive platforms (e.g., Wolfram|Alpha) and specialized engineering tools like Mathcad and its alternatives like Blockpad and SMath Studio. From basic data management to intricate engineering design verification and documentation, the optimal option is contingent upon the particular computation requirements.
記事全体を表示
i.MX 8M DDR4 双通道布线 [CK_t+c_A+B 与 CKE_0+1] <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 正在尝试完成最低 i.MX 8M Mini/Nano 设计和 Xilinx Artix7 的原理图。遗憾的是,我以前从未接触过 DDRx 存储器,尽管我对高速 PCB 设计了如指掌。 到目前为止,我一直在整理数据表、参考手册、硬件设计指南,更重要的是,来自i.MX8开发板的所有可用原理图中的硬件信息。我们的这块 PCB 板应该同时支持 i.MX 8M Mini 和 Nano。 我们选择尽可能接近参考设计,以最大限度地提高我们提供的支持软件 [uBOOT/Linux] 开箱即用的机会。这个想法是使用四台完全相同的 MT40A512M16LY x16 DDR4 设备,但分成两个等级,每个等级为 x32 位。在 PCB 的两侧,并启用镜像功能。这就是我感到困惑的地方。 AN5097-DDR4 同步动态随机存取存储器\\(SDRAM\\) 内存接口的硬件和布局设计注意事项: #33:: 确保在遵循地址/命令总线路由的飞越拓扑结构中为每个内存列使用一个时钟对。 我对此有如下解释: => 路由时钟 CK_t+c_A 至 Rank[0] , 点对点-两芯片- 飞比 => 将时钟 CK_t+c_B 路由至 Rank[1] ,点对点- 两 芯片-flyby => 路由 CS0_n 至 Rank[0] ,点对点- 两 芯片-flyby => 路由 CS1_n 至 Rank[1] , 点对点 -两芯片-flyby 现在,尽管 DDR4 的通道 [A/B]和等级 [0/1]命名规则明显混乱,但我认为: - CKE0 适用于 CK_t+c_A ,因此应路由至 Rank[0] , 点对点 -双芯片-flyby? - CKE1 适用于 CK_t+c_B ,因此应路由至 Rank[1] ,点对点- 双 芯片-flyby? 另外,我对 三维堆叠式DDR4 SD RAM设备的 芯片ID(Cx) 芯片选择有些谨慎。i.MX 8M Mini/Nano 上只有两个,但分别标为C0(DRAM_AC03)和C2(DRAM_AC32),缺少 C1。 我的猜测是,要么在《i.MX 8M 迷你硬件开发者指南》的 “表20:DDR3L/LPDDR4/DDR4连接” 中,DR AM_AC22上缺少C1标签,要么C2标签实际上应该是C1。 (根据JEDEC JESD79-4B,在SDRAM方面的三维堆叠芯片封装中,与双芯片封装一起使用的 CS1_n 扮演了 C1 的角色。i.MX 8M CPU 端也是这种情况吗?这显然会让我失去第二个等级(如果有机会换取 3D 叠层模具的话)。) i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] 嘿 gierfrs 你有一些关于这个问题的参考文档或示例吗? 我将不胜感激你的帮助! Re: i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] 嘿,尤里, ,我也遇到了同样的问题。 你能帮我吗? 问候, Marijn Re: i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> [email protected] 你好 我直接给您发了一些评论。 此致, 尤里。
記事全体を表示
bitbake中のcracklibの問題 親愛なる専門家の皆様、 meta-qt6機能を使用してイメージをビルドしようとしていますが、Bitbakeの実行中に次のエラーが発生しました。何度も試行しても、問題は解決しません。以下のエラーを解決するのを手伝ってもらえますか? calixto-systems@calixtosystems-HP-Notebook:/media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/build-xwayland$ bitbake imx-image-full WARNING: You have included the meta-virtualization layer, but 'virtualization' has not been enabled in your DISTRO_FEATURES. Some bbappend files may not take effect. See the meta-virtualization README for details on enabling virtualization support. Loading cache: 100% |##########################################################################################################| Time: 0:00:01 Loaded 4742 entries from dependency cache. Parsing recipes: 100% |########################################################################################################| Time: 0:00:01 Parsing of 3195 .bb files complete (3194 cached, 1 parsed). 4743 targets, 371 skipped, 3 masked, 0 errors. NOTE: Resolving any missing task queue dependencies Build Configuration: BB_VERSION = "2.0.0" BUILD_SYS = "x86_64-linux" NATIVELSBSTRING = "universal" TARGET_SYS = "arm-poky-linux-gnueabi" MACHINE = "imx6ull-versa256" DISTRO = "fsl-imx-xwayland" DISTRO_VERSION = "5.15-kirkstone" TUNE_FEATURES = "arm vfp cortexa7 neon thumb callconvention-hard" TARGET_FPU = "hard" meta meta-poky = "HEAD:24a3f7b3648185e33133f5d96b184a6cb6524f3d" meta-oe meta-multimedia meta-python = "HEAD:744a4b6eda88b9a9ca1cf0df6e18be384d9054e3" meta-freescale = "HEAD:c82d4634e7aba8bc0de73ce1dfc997b630051571" meta-freescale-3rdparty = "HEAD:5977197340c7a7db17fe3e02a4e014ad997565ae" meta-freescale-distro = "HEAD:d5bbb487b2816dfc74984a78b67f7361ce404253" meta-calixto-nxp = "HEAD:c547c4347d887a7212bd3d306f0601c21ff36d65" meta-bsp meta-sdk meta-ml meta-v2x = "HEAD:ca68ab5d25322b51f54564275c84ab8de3c74ea6" meta-nxp-demo-experience = "HEAD:52eaf8bf42f8eda2917a1c8c046003c8c2c8f629" meta-chromium = "HEAD:e232c2e21b96dc092d9af8bea4b3a528e7a46dd6" meta-clang = "HEAD:c728c3f9168c8a4ed05163a51dd48ca1ad8ac21d" meta-gnome meta-networking meta-filesystems = "HEAD:744a4b6eda88b9a9ca1cf0df6e18be384d9054e3" meta-qt6 = "HEAD:ed785a25d12e365d1054700d4fc94a053176eb14" meta-virtualization = "HEAD:9482648daf0bb42ff3475e7892542cf99f3b8d48" Initialising tasks: 100% |#####################################################################################################| Time: 0:00:13 Sstate summary: Wanted 3349 Local 0 Mirrors 0 Missed 3349 Current 101 (0% match, 2% complete) NOTE: Executing Tasks WARNING: cracklib-2.9.8-r0 do_fetch: Failed to fetch URL git://github.com/cracklib/cracklib;protocol=https;branch=master, attempting MIRRORS if available ERROR: cracklib-2.9.8-r0 do_fetch: Fetcher failure: Unable to find revision d9e8f9f47718539aeba80f90f4e072549926dc9c in branch master even from upstream ERROR: cracklib-2.9.8-r0 do_fetch: Bitbake Fetcher Error: FetchError('Unable to fetch URL from any source.', 'git://github.com/cracklib/cracklib;protocol=https;branch=master') ERROR: Logfile of failure stored in: /media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/build-xwayland/tmp/work/cortexa7t2hf-neon-poky-linux-gnueabi/cracklib/2.9.8-r0/temp/log.do_fetch.919291 ERROR: Task (/media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/sources/poky/meta/recipes-extended/cracklib/cracklib_2.9.8.bb:do_fetch) failed with exit code '1' WARNING: cracklib-native-2.9.8-r0 do_fetch: Failed to fetch URL git://github.com/cracklib/cracklib;protocol=https;branch=master, attempting MIRRORS if available ERROR: cracklib-native-2.9.8-r0 do_fetch: Fetcher failure: Unable to find revision d9e8f9f47718539aeba80f90f4e072549926dc9c in branch master even from upstream ERROR: cracklib-native-2.9.8-r0 do_fetch: Bitbake Fetcher Error: FetchError('Unable to fetch URL from any source.', 'git://github.com/cracklib/cracklib;protocol=https;branch=master') ERROR: Logfile of failure stored in: /media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/build-xwayland/tmp/work/x86_64-linux/cracklib-native/2.9.8-r0/temp/log.do_fetch.930524 ERROR: Task (virtual:native:/media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/sources/poky/meta/recipes-extended/cracklib/cracklib_2.9.8.bb:do_fetch) failed with exit code '1' また、上記のそれぞれのリポジトリを取得するための適切なリンクを共有してください。 よろしく ラビクマール Re: cracklib issues during the bitbake <target> 私も同じ問題に直面しています。適切な git コミット ハッシュ ID を教えて解決してください。
記事全体を表示
Problems with the QTMER Pulse Output Function Pulse Count Multiple Issues Hi all, I am following the pulse output function in chapter 46.7.5.12 of the manual Pulse-Output Mode, wrote the code according to the routine, tested it with the official development board, it is able to send pulses, but when I check the number of pulses with the logic analyzer sometimes it is correct, sometimes it sends one more, I don't know what is the problem. I don't know what is the problem. Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi, have you ever figured out what the underlying problem was? I have a very similar situation on an RT1020 but I am not using Keil. Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi. Did you test this waveform using the routine test I shared? If not, please download my project directly and test it with MCUXpresso IDE. Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the " Mark Correct " button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Have you ever sent the code and then reset it with the software in emulation before sending it again? When I run the code again after a software reset with KEIL it sends an incorrect number of pulses, the first time I run the code after powering up the board it sends the correct number of pulses. Also is it convenient for you to do a test with keil? Or take a look at the KEIL routine I sent you and test it with that. Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi, I am using MCUXpreeso IDE, because my output is in GPIO_AD_B1_00, J23-6 in MIMXRT1050, so I need to initialize its related pins, the corresponding code is in BOARD_InitPins() function. Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the " Mark Correct " button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 I found that the code downloaded to the board every time I press the board reset button the logic analyzer can catch the waveform, every time I press it the waveform and the number of pulses caught are correct, but in the keil debug state with the reset on the software at runtime with the logic analyzer the number of pulses caught will be one more, you can try it. You can try it and see what is the reason. Re: 使用QTMER 脉冲输出功能脉冲数多发问题 I can't get a waveform in the simulation, and I can catch the waveform with a manual reset of the board, but the waveform is also not correct, and the number of pulses is also not correct. Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Board IMXRT1050-EVKB Re: 使用QTMER 脉冲输出功能脉冲数多发问题 The pins are J23's 6 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 /* * Copyright 2017-2020 NXP * All rights reserved. * * SPDX-License-Identifier: BSD-3-Clause */ /******************************************************************************* * Includes ******************************************************************************/ #include "fsl_debug_console.h" #include "board.h" #include "bsp_tmr.h" //#include "fsl_qtmr.h" #include "pin_mux.h" #include "clock_config.h" /******************************************************************************* * Definitions ******************************************************************************/ /* The QTMR instance/channel used for board */ #define BOARD_QTMR_BASEADDR TMR3 #define BOARD_FIRST_QTMR_CHANNEL kQTMR_Channel_0 #define BOARD_SECOND_QTMR_CHANNEL kQTMR_Channel_1 #define QTMR_ClockCounterOutput kQTMR_ClockCounter0Output /* Interrupt number and interrupt handler for the QTMR instance used */ #define QTMR_IRQ_ID TMR3_IRQn #define QTMR_IRQ_HANDLER TMR3_IRQHandler /* QTMR Clock source divider for Ipg clock source, the value of two macros below should be aligned. */ #define QTMR_PRIMARY_SOURCE (kQTMR_ClockDivide_128) #define QTMR_CLOCK_SOURCE_DIVIDER (128U) /* The frequency of the source clock after divided. */ #define QTMR_SOURCE_CLOCK (CLOCK_GetFreq(kCLOCK_IpgClk) / QTMR_CLOCK_SOURCE_DIVIDER) /******************************************************************************* * Prototypes ******************************************************************************/ /******************************************************************************* * Variables ******************************************************************************/ volatile bool qtmrIsrFlag = false; /******************************************************************************* * Code ******************************************************************************/ void QTMR_IRQ_HANDLER(void) { /* Clear interrupt flag.*/ QTMR_ClearStatusFlags(BOARD_QTMR_BASEADDR, BOARD_SECOND_QTMR_CHANNEL, kQTMR_CompareFlag); qtmrIsrFlag = true; } /*! * @brief Main function */ int main(void) { uint32_t i = 0; qtmr_config_t qtmrConfig; gpio_pin_config_t gpt_config; gpt_config.direction = kGPIO_DigitalOutput; gpt_config.outputLogic = 0; gpt_config.interruptMode = kGPIO_NoIntmode; /* Board pin, clock, debug console init */ BOARD_ConfigMPU(); BOARD_InitPins(); BOARD_BootClockRUN(); BOARD_InitDebugConsole(); GPIO_PinInit(GPIO1, 16, &gpt_config); QTMR_GetDefaultConfig(&qtmrConfig); /* Initial the input channel. */ qtmrConfig.primarySource = QTMR_PRIMARY_SOURCE; QTMR_Init(BOARD_QTMR_BASEADDR, BOARD_SECOND_QTMR_CHANNEL, &qtmrConfig); IpFreq=CLOCK_GetFreq(kCLOCK_IpgClk); //PlsueCh0Init(); PulseChxStream_Init(TMR3,TMR3_IRQn,100000,4,1,0,0x0A67); for(i=0;i<100000000;i++); PulseChxStream_Init(TMR3,TMR3_IRQn,100000,4,1,0,0x0A67); for(i=0;i<100000000;i++); PulseChxStream_Init(TMR3,TMR3_IRQn,100000,4,1,0,0x0A67); for(i=0;i<100000000;i++); PulseChxStream_Init(TMR3,TMR3_IRQn,100000,4,1,0,0x0A67); while (1) { } } 我把您的代码移植到qtmr_timer的例程里替换掉源文件,编译下载到板卡仿真,用逻辑分析仪抓取不到波形 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Are you using KEIL? I have KEIL 5.27, how come I can't open your function file? Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi, I modified evkbimxrt1050_qtmr_timer code in SDK library to implement Pulse-Output Mode according to the code you shared, and the function is normal under test. PWM output pin is GPIO_AD_B1_00, J23-6 in MIMXRT1050. Attached is my code. Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the " Mark Correct " button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 KEIL 5.27 development environment used Re: 使用QTMER 脉冲输出功能脉冲数多发问题 The analyzer measures Pin6 of GPIO2 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi. Please share the complete code project and I'll test it with a MIMXRT1050 board to see if I can reproduce the problem. Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the " Mark Correct " button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 I am trying to control the stepper motor in this way to do angle control, if the number of pulses sent is not correct it will definitely affect the accuracy of the motor rotation angle. I've tested this over and over again, and I feel that QTMER channel 0 is not turning off the output in time after the counting comparison, causing the output channel to send an extra pulse. It feels like it's still a problem with the chip's hardware, and my program follows the manual's examples to the letter. You can also use 1052-EVK to actually test it. If you have a code example, send it to me and I'll test it with a logic analyzer. Thank you! Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hello, this is not a regular occurrence, sometimes the correct number is sent, sometimes it's just wrong for several times in a row (always 1 more). There will also be times when you will send the right quantity once, and then send it again with one more quantity, and so on alternately. However, each time you reset the chip the first time you send the quantity is correct, after sending it once it is not correct. Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi. Do the multiple discoveries you are talking about happen every time? Or is there a fixed rate or order of occurrence? Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the " Mark Correct " button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 I set LENGTH=0 to read the value in the CNTR after the send is complete, LENGTH=1 would have the CNTR preloaded with the new value as soon as the counting is complete, so that the value would not be read. Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hello: After I set LENGTH=1 the count is still incorrect, sometimes it sends 1 more pulse, and repeated tests the pulse will only send more and not less. Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi, Thank you for your interest in NXP Semiconductor products and for the opportunity to serve you. After going through your demo code, it's basic as same as the code in the RM (as the figures show). And I find that the below code is inconsistent with the comment, so please check it carefully. // 定时器3的输出是该定时器的时钟源。 /* TMR1_CTRL: CM=0,PCS=7,SCS=0,ONCE=1,LENGTH=1,DIR=0,COINIT=0,OUTMODE=7 */ TIMx->CHANNEL[OutChanel].CTRL=OutMode; /* 0x0A47 设置模式 TMR3的定时器1作为通道0的时钟源 */ Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 47.6.5.12 Pulse-Output Mode used This routine used TIMx- >CHANNEL[OutChanel].CTRL &=~TMR_CTRL_CM_MASK; /* reset counter */ TIMx- >CHANNEL[TimChanel].CTRL &=~TMR_CTRL_CM_MASK; /* reset timer */ // select IP_bus_clk / 16 as the clock source for Timer 3 /* TMR3_CTRL: CM = 0, PCS = 0x0C, SCS = 0, ONCE = 0, LENGTH = 1, DIR = 0, COINIT = 0, OUTMODE = 3 */ // TMR3- >CHANNEL[1].COMP1=CLOCK_GetFreq(kCLOCK_ IpgClk)/128/Plusefreq; /* (16 * 37500) / 60e6 = 0.01 sec */ if(Plusefreq <10000) { TIMx- >CHANNEL[TimChanel].CTRL=0x1E23; /* Set mode */ TIMx- >CHANNEL[ TimChanel].COMP1=IpFreq/128/(Plusefreq); } else { TIMx- >CHANNEL[TimChanel].CTRL=0x1023; /* set mode */ TIMx- >CHANNEL[TimChanel].COMP1=IpFreq/1 /(Plusefreq); } /* TMR3_SCTRL: TCF = 0, TCFIE = 0, TOF = 0, TOFIE = 0, IEF = 0, IEFIE = 0, IPS = 0, INPUT = 0, Functional Description Capture_Mode = 0, MSTR = 0, EEOF = 0, VAL = 0, FORCE = 0 , OPS = 0, OEN = 0 */ TIMx- >CHANNEL[TimChanel].SCTRL=0x00; TIMx- >CHANNEL[TimChanel]. LOAD=0x00; /* Reset load register */ /* TMR3_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0, TCF2EN=0,TCF1EN=0,TCF2=0,TCF1=0,CL2=0,CL1= 0 */ TIMx- >CHANNEL[TimChanel].CSCTRL=0x00; /* Set Comparator Control Register */ // The output of Timer 3 is the clock source for this timer. /* TMR1_CTRL: CM=0,PCS=7,SCS=0,ONCE=1,LENGTH=1,DIR=0,COINIT=0,OUTMODE=7 */ TIMx- >CHANNEL[OutChanel].CTRL=OutMode; /* 0x0A47 Setting Mode Timer1 of TMR3 as clock source for channel 0 */ /* TMR1_SCTRL: TCF=0,TCFIE=0,TOF=0,TOFIE=0,IEF=0,IEFIE=0,IPS=0,INPUT=0, Capture_Mode=0,MSTR=0,EEOF=0,VAL=0,FORCE=0,OPS=0, OEN=1 */ TIMx- >CHANNEL[OutChanel].SCTRL=0x0001; TIMx- >CHANNEL[OutChanel].CNTR=0x00; /* Reset counter register */ TIMx- >CHANNEL[OutChanel].LOAD=0x00; /* Reset Load register */ TIMx- >CHANNEL[OutChanel].COMP1=PluseData; /* Set compare 1 register Number of pulses to output */ // Set to interrupt after last pulse /* TMR1_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0, TCI=0,UP=0,OFLAG=0, TCF2EN=0,TCF1EN=1,TCF2=0,TCF1=0,CL2=0,CL1=0 */ TIMx- >CHANNEL[OutChanel].CSCTRL=0x40; /* Set Comparator Control Register */ // Finally, start the counter running TIMx - >CHANNEL[TimChanel]. CNTR=0; /* Reset counter */ // /* Set interrupt priority,*/ // set_IRQn_Priority(IRQn,Group4_PreemptPriority_6, Group4_SubPriority_0); // // /* Turn on interrupt */ // EnableIRQ(IRQn); TIMx- >CHANNEL[OutChanel].CTRL|=(1 << 13); /* Run counter */ TIMx- >CHANNEL[TimChanel].CTRL|=(1 << 13); /* Run source clock counter */ Here's the routine I changed. Re: 使用QTMER 脉冲输出功能脉冲数多发问题 xample: 47.6.5.12.1 Pulse Outputs Using Two Counters // (See Processor Expert PulseStream bean.) // This example generates six 10ms pulses, from QT1 output. // Assuming the chip is operating at 60 MHz. // // To do this, timer 3 is used to generate a clock with a period of 10ms. // // Timer 1 is used to gate these clocks and count the number of pulses that have // been generated. // void PulseStream_Init(void) { // Select IP_bus_clk/16 as the clock source for Timer 3 /* TMR3_CTRL: CM=0,PCS=0x0C,SCS=0,ONCE=0,LENGTH=1,DIR=0,COINIT=0,OUTMODE=3 */ setReg(TMR3_CTRL,0x1823); /* Set up mode */ /* TMR3_SCTRL: TCF=0,TCFIE=0,TOF=0,TOFIE=0,IEF=0,IEFIE=0,IPS=0,INPUT=0, Functional Description i.MX RT1050 Processor Reference Manual, Rev. 1, 03/2018 2726 NXP Semiconductors Capture_Mode=0,MSTR=0,EEOF=0,VAL=0,FORCE=0,OPS=0,OEN=0 */ setReg(TMR3_SCTRL,0x00); setReg(TMR3_LOAD,0x00); /* Reset load register */ setReg(TMR3_COMP1,37500); /* (16 * 37500 ) / 60e6 = 0.01 sec */ /* TMR3_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0, TCF2EN=0,TCF1EN=0,TCF2=0,TCF1=0,CL2=0,CL1=0 */ setReg(TMR3_CSCTRL,0x00); /* Set up comparator control register */ // Timer 3 output is the clock source for this timer. /* TMR1_CTRL: CM=0,PCS=7,SCS=0,ONCE=1,LENGTH=1,DIR=0,COINIT=0,OUTMODE=7 */ setReg(TMR1_CTRL,0x0E67); /* Set up mode */ /* TMR1_SCTRL: TCF=0,TCFIE=0,TOF=0,TOFIE=0,IEF=0,IEFIE=0,IPS=0,INPUT=0, Capture_Mode=0,MSTR=0,EEOF=0,VAL=0,FORCE=0,OPS=0,OEN=1 */ setReg(TMR1_SCTRL,0x01); setReg(TMR1_CNTR,0x00); /* Reset counter register */ setReg(TMR1_LOAD,0x00); /* Reset load register */ setReg(TMR1_COMP1,0x04); /* Set up compare 1 register */ // set to interrupt after the last pulse /* TMR1_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0, TCF2EN=0,TCF1EN=1,TCF2=0,TCF1=0,CL2=0,CL1=0 */ setReg(TMR1_CSCTRL,0x40); /* Set up comparator control register */ // Finally, start the counters running setReg(TMR3_CNTR,0); /* Reset counter */ setRegBitGroup(TMR3_CTRL,CM,0x01); /* Run source clock counter */ setRegBitGroup(TMR1_CTRL,CM,0x01); /* Run counter */ Re: 使用QTMER 脉冲输出功能脉冲数多发问题 I need to send the exact number of pulses to control the stepper motor to rotate at a certain angle, the number of pulses sent should not be too much or too little so that the angle is accurate. I now realize the 10HZ-500KHZ frequency send, is the number of pulses have more than one phenomenon, interrupting the debugging point feel is the manual routine TMR1 shutdown is not timely caused by more than one, monitor the value of CNTR and compare the value of the register is the same, there is a head nodding don't know what the problem is, please point out. Thank you!
記事全体を表示
i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] Trying to complete schematics of a minimum i.MX 8M Mini/Nano design together with an Xilinx Artix7. Unfortunately, I have never worked with DDRx memories before, though I know my way around High-Speed PCB design.  So far I have been stitching together HW information from data sheets, reference manuals, HW Design Guides and - more importantly - any and all available schematics of i.MX8 development boards. This PCB of ours is supposed to support both i.MX 8M Mini and Nano. We choose to stay as close to the reference design as possible, to maximise our chances that the provided support software [uBoot/Linux] just works out-of-the-box. The idea is to use four of the very same MT40A512M16LY x16 DDR4 devices, but in two Ranks of x32 bit each. On opposite sides of the PCB with mirroring enabled. And this is where I get confused.  AN5097 - Hardware and Layout Design Considerations for DDR4 SDRAM Memory Interfaces: #33 :: Ensure one clock pair is used for each rank of memory in fly-by topology following the address/command bus routing. This I interpretate the following way: => route clock CK_t+c_A to Rank[0], point-to-point-two-chips-flyby => Route clock CK_t+c_B to Rank[1], point-to-point-two-chips-flyby => Route CS0_n to Rank[0], point-to-point-two-chips-flyby => Route CS1_n to Rank[1], point-to-point-two-chips-flyby Now, in spite of the apparent confusion convolving channels [A/B] and ranks [0/1] naming conventions for DDR4, I assume: • CKE0 applies to CK_t+c_A and hence should be routed to Rank[0], point-to-point-two-chips-flyby? • CKE1 applies to CK_t+c_B and hence should be routed to Rank[1], point-to-point-two-chips-flyby? Also, I am somewhat wary of the Chip ID (Cx) die selects for 3D-stacked DDR4 SDRAM devices. There are just two of them on the i.MX 8M Mini/Nano, but these are labelled C0 (DRAM_AC03) and C2 (DRAM_AC32,) with C1 missing. My guess is that either there is a missing C1 label on DRAM_AC22, in «Table 20: DDR3L/LPDDR4/DDR4 connectivity» of the «i.MX 8M Mini Hardware Developer’s Guide» or else the C2 label should in reality read C1. ( According to JEDEC JESD79-4B, the CS1_n in use with Dual-Die Packages takes on the role of C1 in the case of 3D Stacked Die Packages on the SDRAM side of things. Is this the case for the i.MX 8M CPU side as well? This would then obviously cost me the second Rank, if ever in exchange for 3D Stacked Dies. )  i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] Hey gierfrs Do you have some reference documents or examples around this issue? I would massively appreciate the help! Re: i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] Hey Yuri, I am facing the same problem. Can you help me? Regards, Marijn Re: i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] [email protected]  Hello,   I've sent You directly some comments. Regards, Yuri.
記事全体を表示
bitbake 期间的 cracklib 问题 尊敬的专家们, 我正在尝试使用 meta-qt6 功能构建图像,但在 Bitbake 执行期间遇到了以下错误。尽管多次尝试,问题仍然存在。您能帮我解决下面提到的错误吗? calixto-systems@calixtosystems-HP-Notebook:/media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/build-xwayland$ bitbake imx-image-full WARNING: You have included the meta-virtualization layer, but 'virtualization' has not been enabled in your DISTRO_FEATURES. Some bbappend files may not take effect. See the meta-virtualization README for details on enabling virtualization support. Loading cache: 100% |##########################################################################################################| Time: 0:00:01 Loaded 4742 entries from dependency cache. Parsing recipes: 100% |########################################################################################################| Time: 0:00:01 Parsing of 3195 .bb files complete (3194 cached, 1 parsed). 4743 targets, 371 skipped, 3 masked, 0 errors. NOTE: Resolving any missing task queue dependencies Build Configuration: BB_VERSION = "2.0.0" BUILD_SYS = "x86_64-linux" NATIVELSBSTRING = "universal" TARGET_SYS = "arm-poky-linux-gnueabi" MACHINE = "imx6ull-versa256" DISTRO = "fsl-imx-xwayland" DISTRO_VERSION = "5.15-kirkstone" TUNE_FEATURES = "arm vfp cortexa7 neon thumb callconvention-hard" TARGET_FPU = "hard" meta meta-poky = "HEAD:24a3f7b3648185e33133f5d96b184a6cb6524f3d" meta-oe meta-multimedia meta-python = "HEAD:744a4b6eda88b9a9ca1cf0df6e18be384d9054e3" meta-freescale = "HEAD:c82d4634e7aba8bc0de73ce1dfc997b630051571" meta-freescale-3rdparty = "HEAD:5977197340c7a7db17fe3e02a4e014ad997565ae" meta-freescale-distro = "HEAD:d5bbb487b2816dfc74984a78b67f7361ce404253" meta-calixto-nxp = "HEAD:c547c4347d887a7212bd3d306f0601c21ff36d65" meta-bsp meta-sdk meta-ml meta-v2x = "HEAD:ca68ab5d25322b51f54564275c84ab8de3c74ea6" meta-nxp-demo-experience = "HEAD:52eaf8bf42f8eda2917a1c8c046003c8c2c8f629" meta-chromium = "HEAD:e232c2e21b96dc092d9af8bea4b3a528e7a46dd6" meta-clang = "HEAD:c728c3f9168c8a4ed05163a51dd48ca1ad8ac21d" meta-gnome meta-networking meta-filesystems = "HEAD:744a4b6eda88b9a9ca1cf0df6e18be384d9054e3" meta-qt6 = "HEAD:ed785a25d12e365d1054700d4fc94a053176eb14" meta-virtualization = "HEAD:9482648daf0bb42ff3475e7892542cf99f3b8d48" Initialising tasks: 100% |#####################################################################################################| Time: 0:00:13 Sstate summary: Wanted 3349 Local 0 Mirrors 0 Missed 3349 Current 101 (0% match, 2% complete) NOTE: Executing Tasks WARNING: cracklib-2.9.8-r0 do_fetch: Failed to fetch URL git://github.com/cracklib/cracklib;protocol=https;branch=master, attempting MIRRORS if available ERROR: cracklib-2.9.8-r0 do_fetch: Fetcher failure: Unable to find revision d9e8f9f47718539aeba80f90f4e072549926dc9c in branch master even from upstream ERROR: cracklib-2.9.8-r0 do_fetch: Bitbake Fetcher Error: FetchError('Unable to fetch URL from any source.', 'git://github.com/cracklib/cracklib;protocol=https;branch=master') ERROR: Logfile of failure stored in: /media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/build-xwayland/tmp/work/cortexa7t2hf-neon-poky-linux-gnueabi/cracklib/2.9.8-r0/temp/log.do_fetch.919291 ERROR: Task (/media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/sources/poky/meta/recipes-extended/cracklib/cracklib_2.9.8.bb:do_fetch) failed with exit code '1' WARNING: cracklib-native-2.9.8-r0 do_fetch: Failed to fetch URL git://github.com/cracklib/cracklib;protocol=https;branch=master, attempting MIRRORS if available ERROR: cracklib-native-2.9.8-r0 do_fetch: Fetcher failure: Unable to find revision d9e8f9f47718539aeba80f90f4e072549926dc9c in branch master even from upstream ERROR: cracklib-native-2.9.8-r0 do_fetch: Bitbake Fetcher Error: FetchError('Unable to fetch URL from any source.', 'git://github.com/cracklib/cracklib;protocol=https;branch=master') ERROR: Logfile of failure stored in: /media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/build-xwayland/tmp/work/x86_64-linux/cracklib-native/2.9.8-r0/temp/log.do_fetch.930524 ERROR: Task (virtual:native:/media/drive_A/eagle/nxp-linux-platform/yocto/calixto-yocto-bsp/sources/poky/meta/recipes-extended/cracklib/cracklib_2.9.8.bb:do_fetch) failed with exit code '1' 还请分享正确的链接以获取上述相应的 repo。 问候, 拉维库马尔 Re: cracklib issues during the bitbake <target> 我也遇到了同样的问题,请用正确的 git 提交哈希 ID 帮我解决。
記事全体を表示
i.MX 8M DDR4 デュアルランク配線 [CK_t+c_A+B vs. CKE_0+1] <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Xilinx Artix7 と組み合わせて、最小限の i.MX 8M Mini/Nano デザインの回路図を完成させようとしています。残念ながら、高速 PCB デザインについては知識はありますが、DDRx メモリを扱ったことはありません。 SO far、私はデータシート、リファレンス・マニュアル、HW デザイン ガイド、そしてさらに重要な i.MX8 開発ボードの入手可能なすべての回路図から HW 情報を収集してきました。当社のこの PCB は、i.MX 8M Mini と Nano の両方をサポートするはずです。 私たちは、提供されるサポート ソフトウェア [uBoot/Linux] がすぐに使える可能性を最大限に高めるために、できる限りリファレンス デザインに近づけることを選択しました。アイデアとしては、まったく同じ MT40A512M16LY x16 DDR4 デバイスを4 つ使用しますが、それぞれ x32 ビットのランクを 2 つ使用します。ミラーリングが有効になっている PCB の反対側。そして、ここが私が混乱するところです。 AN5097 - DDR4 SDRAM メモリインターフェースのハードウェアおよびレイアウトデザインの考慮事項: #33 :: アドレス/コマンド バス ルーティングに従って、フライバイ トポロジ内のメモリの各ランクに 1 つのクロック ペアが使用されるようにします。 これを私は次のように解釈します。 => クロックCK_t+c_AをRank[0]にルートする、ポイントツーポイントの2チップフライバイ => クロックCK_t+c_BをRank[1]にルートする(ポイントツーポイント2チップフライバイ) => CS0_nをRank[0]にポイントツーポイント2チップフライバイでルーティング => CS1_nをRank[1]にルート、ポイントツーポイント2チップフライバイ さて、DDR4のチャネル[A/B]とランク[0/1]の命名規則が混乱しているように見えますが、私は次のように考えています。 • CKE0は CK_t+c_A に適用されるため、 Rank[0] 、ポイントツー ポイント の 2チップフライバイ に配線する必要がありますか ? • CKE1は CK_t+c_B に適用されるため、 Rank[1] 、ポイントツー ポイント の 2チップフライバイ に配線する必要がありますか ? また、私は 3D スタック DDR4 SDRAM デバイス の チップ ID (Cx) ダイ セレクトには多少不安を感じています。i.MX 8M Mini/Nano には 2 つしかありませんが、これらはC0 (DRAM_AC03) とC2 (DRAM_AC32) とラベリングされており、 C1 はありません。 私の推測では、「 i.MX 8M Mini ハードウェア開発者ガイド」の「表 20: DDR3L/LPDDR4/DDR4 コネクティビティ」で、DRAM_AC22 の C1 ラベルが欠落しているか、そうでなければ C2 ラベルは実際には C1 になるはずです。 ( JEDEC JESD79-4B によれば、デュアルダイ パッケージで使用される CS1_n は、SDRAM 側の 3D スタック ダイ パッケージの CASE の C1 の役割を担います。i.MX 8M CPU側でもCASEでしょうか?こうすると、3D スタック ダイスと引き換えに、2 番目のランクを失うことになるのは明らかです。 i.MX 8M | i.MX 8M ミニ | i.MX 8M ナノ Re: i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] やあ、gierfrs この問題に関する参考資料や事例はありますか? ご協力いただければ幸いです。 Re: i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] やあ、ユリ 私も同じ問題に直面しています。 手伝ってもらえますか? よろしくお願いいたします。 マライン Re: i.MX 8M DDR4 Dual Rank wiring [CK_t+c_A+B vs. CKE_0+1] <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> [email protected] こんにちは、 コメントを直接お送りしました。 よろしくお願いいたします。 Yuri.
記事全体を表示
パキスタンのトップコンテンツライターは誰ですか? 私はパキスタンで最も優秀なコンテンツライターと一緒に仕事をしたいと思っています。私はパキスタンで現在最高のコンテンツライターを求めているのですが、これに関して何かアイデアをお持ちの方はいらっしゃいますか。この業界で有名なNXPについてや、最近事業を開始した中堅NXPについて、若いNXPについて知りたいです。ご返信をお待ちしております Re: Who Are the Top Content Writers in Pakistan? ドリフトボスは簡単だと言う人がいるでしょうか?3日間プレイしていますが、まだ5ターン目を通過できません。
記事全体を表示
QTMERパルス出力機能使用時に過剰なパルスカウントが発生する問題 みなさんこんにちは。マニュアルのセクション 46.7.5.12 のパルス出力機能に従いました。パルス出力モードで、サンプルコードに従って公式開発ボードでテストしました。パルスは送信できますが、ロジックアナライザでパルス数を確認すると、正しいパルスが送信されるときと、1つ余分にパルスが送信されるときがあります。何が問題なのかわかりません。ご助言いただければ幸いです。ありがとうございます。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 こんにちは、 根本的な問題が何であったか考えたことがありますか?RT1020 でも非常によく似た状況ですが、Keil を使用していません。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 こんにちは、 私が共有したサンプルプログラムを使用して、この波形を取得できましたか?そうでない場合は、私のプロジェクトを直接ダウンロードし、MCUXpresso IDEを使用してテストしてください。 すてきな一日を! チック --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう! - スレッドは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいスレッドを開いて、閉じたスレッドを参照してください。 --------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 データ送信後、シミュレーションモードでソフトウェアを使用してコードをリセットし、再送信しましたか?KEILソフトウェアでリセットしてコードを再実行したところ、誤った数のパルスが送信されました。ボードの電源投入後の最初のコード実行時のみ、正しい数のパルスが送信されます。 あるいは、Keil を使ってテストしていただくと便利ですでしょうか? または、私がお送りした KEIL のサンプルをご覧になって、そのサンプルを使ってテストしていただくことも可能です。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 こんにちは、 MCUXpreeso IDEを使用しています。出力はMIMXRT1050のGPIO_AD_B1_00、J23-6にあるため、関連するピンを初期化する必要があります。対応するコードはBOARD_InitPins()関数にあります。 すてきな一日を! チック --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう! - スレッドは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいスレッドを開いて、閉じたスレッドを参照してください。 --------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 コードをボードにダウンロードした際に、ボードのリセットボタンを押すとロジックアナライザで波形がキャプチャされ、キャプチャされた波形と波形数は常に正しいことに気付きました。しかし、Keilのデバッグモードでソフトウェアを使用してボードをリセットすると、ロジックアナライザでキャプチャされたパルス数が1つ増加します。これを試して原因を確認してください。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 シミュレーション中に波形が表示されません。ボードは手動でリセットすることで波形をキャプチャできますが、波形とパルス数が正しくありません。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 IMXRT1050-EVKBマザーボード Re: 使用QTMER 脉冲输出功能脉冲数多发问题 ピンはJ23のピン6です。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 /* * 著作権 2017-2020 NXP * 無断転載を禁じます。 * * SPDXライセンス識別子: BSD-3条項 */ /**************************************************************************************** * 含まれるもの **********************************************************************************/ #include "fsl_debug_console.h" #include "board.h" #include "bsp_tmr.h" //#include "fsl_qtmr.h" #include "pin_mux.h" #include "clock_config.h" /**************************************************************************************** * 定義 **********************************************************************************/ /* ボードに使用されるQTMRインスタンス/チャネル */ #define BOARD_QTMR_BASEADDR TMR3 #定義 BOARD_FIRST_QTMR_CHANNEL kQTMR_Channel_0 #定義 BOARD_SECOND_QTMR_CHANNEL kQTMR_Channel_1 #define QTMR_ClockCounterOutput kQTMR_ClockCounter0Output /* 使用されるQTMRインスタンスの割り込み番号と割り込みハンドラ */ #define QTMR_IRQ_ID TMR3_IRQn #define QTMR_IRQ_HANDLER TMR3_IRQHandler /* QTMR Ipg クロック ソースのクロック ソース ディバイダ。以下の 2 つのマクロの値は揃える必要があります。*/ #define QTMR_PRIMARY_SOURCE (kQTMR_ClockDivide_128) #QTMR_CLOCK_SOURCE_DIVIDER (128U) を定義します。 /* ソースクロックを分周した後の周波数。*/ #QTMR_SOURCE_CLOCK (CLOCK_GetFreq(kCLOCK_IpgClk) / QTMR_CLOCK_SOURCE_DIVIDER) を定義します。 /**************************************************************************************** * プロトタイプ **********************************************************************************/ /**************************************************************************************** * 変数 **********************************************************************************/ 揮発性ブール qtmrIsrFlag = false; /**************************************************************************************** * コード **********************************************************************************/ void QTMR_IRQ_HANDLER(void) { /* 割り込みフラグをクリアします。*/ QTMR_ClearStatusFlags(BOARD_QTMR_BASEADDR、BOARD_SECOND_QTMR_CHANNEL、kQTMR_CompareFlag); qtmrIsrFlag = true; } /*! * @brief メイン関数 */ int メイン(void) { uint32_t i = 0; qtmr_config_t qtmrConfig; gpio_pin_config_t gpt_config; gpt_config.direction = kGPIO_DigitalOutput; gpt_config.outputLogic = 0; gpt_config.interruptMode= kGPIO_NoIntmode; /* ボードピン、クロック、デバッグコンソールの初期化 */ BOARD_ConfigMPU(); BOARD_InitPins(); BOARD_BootClockRUN(); BOARD_InitDebugConsole(); GPIO_PinInit(GPIO1, 16, &gpt_config); QTMR_GetDefaultConfig(&qtmrConfig); /* 入力チャネルを初期化します。*/ qtmrConfig.primarySource= QTMR_PRIMARY_SOURCE; QTMR_Init(BOARD_QTMR_BASEADDR、BOARD_SECOND_QTMR_CHANNEL、&qtmrConfig); IpFreq=CLOCK_GetFreq(kCLOCK_IpgClk); //PlsueCh0Init(); PulseChxStream_Init(TMR3、TMR3_IRQn、100000、4、1、0、0x0A67); (i=0;i<100000000;i++); PulseChxStream_Init(TMR3、TMR3_IRQn、100000、4、1、0、0x0A67); (i=0;i<100000000;i++); PulseChxStream_Init(TMR3、TMR3_IRQn、100000、4、1、0、0x0A67); (i=0;i<100000000;i++); PulseChxStream_Init(TMR3、TMR3_IRQn、100000、4、1、0、0x0A67); 一方(1) { } } 私は、qtmr_timer への代コードを移植する例の代わりに、ソース ファイルを置き換え、板卡真にダウンロードし、波形を分析して取得しませんでした Re: 使用QTMER 脉冲输出功能脉冲数多发问题 KEIL をお使いですか? 私は KEIL 5.27 を使用していますが、機能ファイルを開くことができません。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 こんにちは、 共有していただいたコードに基づいて、SDK ライブラリの evkbimxrt1050_qtmr_timer コードを変更し、パルス出力モードを実装しました。テスト後、関数は正常に動作しました。 PWM出力ピンは、MIMXRT1050ではGPIO_AD_B1_00、J23-6です。 添付ファイルには私のコードが含まれています。 すてきな一日を! チック --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう! - スレッドは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいスレッドを開いて、閉じたスレッドを参照してください。 --------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 KEIL 5.27開発環境を使用 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 アナライザーは GPIO2 のピン 6 を測定します。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 こんにちは、 完全なコード プロジェクトを共有して、MIMXRT1050 ボードでテストし、問題を再現できるかどうかを確認してください。 すてきな一日を! チック --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう! - スレッドは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいスレッドを開いて、閉じたスレッドを参照してください。 --------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 この方法を使ってステッピングモーターの角度制御を行いたいのですが、送信するパルス数が間違っていると、モーターの回転角度の精度に確実に影響が出てしまいます。 繰り返しテストを行った結果、QTMER チャネル 0 がカウント比較後に時間内に出力をシャットダウンしなかったため、出力チャネルが余分なパルスを送信したと思われます。 チップのハードウェアの問題ではないかと考えています。私のプログラムはマニュアルの例に厳密に従っています。1052-EVKでテストすることもできます。 コード例があれば私に送っていただければ、ロジック アナライザーでテストします。 ありがとう! Re: 使用QTMER 脉冲输出功能脉冲数多发问题 こんにちは。この現象は定期的に発生するものではありません。送信されたアイテムの数は正しい場合もあれば、複数回連続して試行するとエラーが発生する場合もあります(常に1つ余分なアイテムが送信されます)。 一度送ったときには数量は合っているのに、再度送ったときにはもう 1 つ多く送ってしまう、といったことも起こります。 ただし、各チップのリセット後に送信される最初の数値は正しいですが、後続のリセットで送信される数値は正しくありません。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 こんにちは、 あなたがおっしゃった現象は毎回起こるのでしょうか、それとも発生率や発生順序は決まっているのでしょうか? すてきな一日を! チック --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう! - スレッドは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいスレッドを開いて、閉じたスレッドを参照してください。 --------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 送信完了後にCNTRの値を読み取れるように、LENGTH=0に設定しました。LENGTH=1に設定すると、カウント完了後に新しい値がCNTRにプリロードされてしまうため、値を読み取れなくなります。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 こんにちは。LENGTH=1 に設定しても、カウントがまだ正しくありません。時々余分なパルスが送信されます。繰り返しテストしたところ、パルスは頻繁に送信されていることがわかりました。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 こんにちは、 NXP Semiconductor 製品にご興味をお持ちいただき、また、サービスを提供させていただく機会をいただき、ありがとうございます。 デモ コードを確認すると、基本的には RM のコードと同じです (図に示すように)。 また、以下のコードはコメントと矛盾しているようです。SOよくご確認ください。 // 定时器3的输出是该定时器的时钟源。 /* TMR1_CTRL: CM=0,PCS=7,SCS=0,ONCE=1,LENGTH=1,DIR=0,COINIT=0,OUTMODE=7 */ TIMx->CHANNEL[OutChanel].CTRL=OutMode; /* 0x0A47 设置模式 TMR3的定时器1作为通道0的时钟源 */ すてきな一日を、 TIC --------------------------------------------------------------------------------- 注記: - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう! - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 バージョン47.6.5.12のパルス出力モードを使用 このルーチンは TIMx->CHANNEL[OutChanel].CTRL&=~TMR_CTRL_CM_MASK; /* カウンターをリセット */ TIMx->CHANNEL[TimChanel].CTRL&=~TMR_CTRL_CM_MASK; /* タイマーをリセット */ //タイマー3のクロックソースとしてIP_bus_clk / 16を選択 /* TMR3_CTRL: CM = 0、PCS = 0x0C、SCS = 0、ONCE = 0、LENGTH = 1、DIR = 0、COINIT = 0、OUTMODE = 3 */ // TMR3->CHANNEL[1].COMP1=CLOCK_GetFreq(kCLOCK_IpgClk)/128/Plusefreq; /* (16 * 37500)/60e6 = 0.01秒*/ (プラス度数 < 10000)の場合 { TIMx->CHANNEL[TimChanel].CTRL=0x1E23; /* モードを設定 */ TIMx->CHANNEL[TimChanel].COMP1=IpFreq/128/(Plusefreq); } それ以外 { TIMx->CHANNEL[TimChanel].CTRL=0x1023; /* モードを設定 */ TIMx->CHANNEL[TimChanel].COMP1=IpFreq/1/(Plusefreq); } /* TMR3_SCTRL: TCF = 0、TCFIE = 0、TOF = 0、TOFIE = 0、IEF = 0、IEFIE = 0、IPS = 0、INPUT = 0、 機能説明 Capture_Mode = 0、MSTR = 0、EEOF = 0、VAL = 0、FORCE = 0、OPS = 0、OEN = 0 / TIMx->CHANNEL[TimChanel].SCTRL=0x00; TIMx->CHANNEL[TimChanel].LOAD=0x00; /* ロードレジスタをリセット */ /* TMR3_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0, TCF2EN=0、TCF1EN=0、TCF2=0、TCF1=0、CL2=0、CL1=0 */ TIMx->CHANNEL[TimChanel].CSCTRL=0x00; /* コンパレータ制御レジスタを設定する */ // タイマー 3 の出力はこのタイマーのクロック ソースです。 /* TMR1_CTRL: CM=0,PCS=7,SCS=0,ONCE=1,LENGTH=1,DIR=0,COINIT=0,OUTMODE=7 */ TIMx->CHANNEL[OutChanel].CTRL=OutMode; /* 0x0A47 モードTMR3のタイマー1をチャネル0のクロックソースとして設定します */ /* TMR1_SCTRL: TCF=0,TCFIE=0,TOF=0,TOFIE=0,IEF=0,IEFIE=0,IPS=0,INPUT=0, キャプチャモード=0、MSTR=0、EEOF=0、VAL=0、FORCE=0、OPS=0、OEN=1 */ TIMx->CHANNEL[出力チャネル].SCTRL=0x0001; TIMx->CHANNEL[OutChanel].CNTR=0x00; /* カウンタレジスタをリセット */ TIMx->CHANNEL[OutChanel].LOAD=0x00; /* ロードレジスタをリセット */ TIMx->CHANNEL[OutChanel].COMP1=PluseData; /* 比較のために1つのレジスタから出力されるパルス数を設定します */ // 最後のパルスの後に割り込みを設定する /* TMR1_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0, TCF2EN=0、TCF1EN=1、TCF2=0、TCF1=0、CL2=0、CL1=0 */ TIMx->CHANNEL[OutChanel].CSCTRL=0x40; /* コンパレータ制御レジスタを設定する */ // 最後に、カウンターを開始します。 TIMx->CHANNEL[TimChanel].CNTR=0; /* カウンターをリセットする */ // /* 割り込み優先度を設定する */ // set_IRQn_Priority(IRQn、Group4_PreemptPriority_6、Group4_SubPriority_0); // /* 割り込みを有効にする */ // EnableIRQ(IRQn); TIMx->CHANNEL[OutChanel].CTRL|=(1<<13); /* 実行カウンタ */ TIMx->CHANNEL[TimChanel].CTRL|=(1<<13); /* ソースクロックカウンタを実行する */ これは私が修正したルーチンです。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 例: 47.6.5.12.1 2 つのカウンターを使用したパルス出力 // (プロセッサ Expert PulseStream bean を参照してください。)// この例では、QT1 出力から 6 つの 10 ミリ秒のパルスを生成します。// チップが 60 MHz で動作していると仮定します。// // これを行うには、タイマー 3 を使用して、周期 10 ミリ秒のクロックを生成します。// // タイマー 1 はこれらのクロックをゲートし、生成されたパルスの数をカウントするために使用されます。// void PulseStream_Init(void) { // タイマー 3 のクロック ソースとして IP_bus_clk/16 を選択します /* TMR3_CTRL: CM=0、PCS=0x0C、SCS=0、ONCE=0、LENGTH=1、DIR=0、COINIT=0、OUTMODE=3 */ setReg(TMR3_CTRL、0x1823); /* モードを設定 */ /* TMR3_SCTRL: TCF=0、TCFIE=0、TOF=0、TOFIE=0、IEF=0、IEFIE=0、IPS=0、INPUT=0、機能説明 i.MX RT1050 プロセッサリファレンスマニュアル、Rev. 1、2018 年 3 月 2726 NXP Semiconductors Capture_Mode=0、MSTR=0、EEOF=0、VAL=0、FORCE=0、OPS=0、OEN=0 */ setReg(TMR3_SCTRL、0x00); setReg(TMR3_LOAD、0x00); /* ロードレジスタをリセット */ setReg(TMR3_COMP1、37500); /* (16 * 37500 ) / 60e6 = 0.01 秒 */ /* TMR3_CSCTRL: DBG_EN=0、FAULT=0、ALT_LOAD=0、ROC=0、TCI=0、UP=0、OFLAG=0、TCF2EN=0、TCF1EN=0、TCF2=0、TCF1=0、CL2=0、CL1=0 */ setReg(TMR3_CSCTRL,0x00); /* コンパレータ制御レジスタを設定します */ // タイマー 3 出力は、このタイマーのクロック ソースです。/* TMR1_CTRL: CM=0、PCS=7、SCS=0、ONCE=1、LENGTH=1、DIR=0、COINIT=0、OUTMODE=7 */ setReg(TMR1_CTRL,0x0E67); /* モードを設定 */ /* TMR1_SCTRL: TCF=0、TCFIE=0、TOF=0、TOFIE=0、IEF=0、IEFIE=0、IPS=0、INPUT=0、Capture_Mode=0、MSTR=0、EEOF=0、VAL=0、FORCE=0、OPS=0、OEN=1 */ setReg(TMR1_SCTRL,0x01); setReg(TMR1_CNTR,0x00); /* カウンタレジスタをリセット */ setReg(TMR1_LOAD,0x00); /* ロード レジスタをリセットします */ setReg(TMR1_COMP1,0x04); /* 比較 1 レジスタを設定します */ // 最後のパルスの後に割り込みを設定します /* TMR1_CSCTRL: DBG_EN=0、FAULT=0、ALT_LOAD=0、ROC=0、TCI=0、UP=0、OFLAG=0、TCF2EN=0、TCF1EN=1、TCF2=0、TCF1=0、CL2=0、CL1=0 */ setReg(TMR1_CSCTRL,0x40); /* コンパレータ コントロール レジスタを設定します */ // 最後に、カウンターの実行を開始します setReg(TMR3_CNTR,0); /* カウンターをリセットします */ setRegBitGroup(TMR3_CTRL,CM,0x01); /* ソース クロック カウンターを実行します */ setRegBitGroup(TMR1_CTRL,CM,0x01); /* カウンターを実行します */ Re: 使用QTMER 脉冲输出功能脉冲数多发问题 ステッピングモーターを特定の角度で回転させるには、正確な数のパルスを送信する必要があります。正確な角度制御を実現するために、送信するパルス数は多すぎても少なすぎてもいけません。 10Hzから500kHzまでの周波数伝送を実装したのですが、パルスカウントが余計に発生しています。ブレークポイントを使ってデバッグしているのですが、マニュアルのサンプルコードでTMR1を適切なタイミングで無効化できなかったためにパルスカウントが余計に発生しているのではないかと考えています。CNTRのカウントと比較レジスタの値は一致しています。全く手詰まりで、何が問題なのか全く分かりません。どなたか助けていただけると大変助かります。ありがとうございます。
記事全体を表示
計算ソフトウェア ビルディング業界は、常に変化し続ける単一の巨大な建設現場に似ています。建設方法の革新だけでなく、新しい規格やデザイン基準も継続的に更新する必要があります。このため、現場でデザイン作業を検証する必要がある業界の専門家向けに作成された Mapei ソフトウェア製品は、役立つmwst rechnerカリキュレータツールであり、最新の改訂版を提供します。 Re: Calculation Software 計算ソフトウェアには、建設 (Mapei など) や機械工学 (MESYS AG など) などの分野向けの業界固有のソフトウェアのほか、スプレッドシート (公式サイト) やインタラクティブ プラットフォーム (Wolfram|Alpha など) などの汎用ツール、Mathcad やその代替品である Blockpad や SMath Studio などの特殊なエンジニアリング ツールが含まれます。基本的なデータマネジメントから複雑なエンジニアリング設計の検証やドキュメントまで、最適なオプションは特定の計算要件によって異なります。
記事全体を表示
PN5190 DPC 校准 您好, 我正在校准 PN5190B2 的 DPC。 我已经购买了一张 PICC 1,2,3 参考卡。 在阅读 AN12549 时,第 66 页指出 "DPC 校准的目标应是功率传输:此处选择 5.3 V。5.3 V 的值处于允许的最小和最大功率传输之间的中心范围。" 如何确定特定情况下允许功率传输的中心电压值,以及在哪里可以找到 PICC 1、2、3 允许的最小和最大功率传输。 谨致问候 Remco Re: PN5190 DPC calibration 目前,我正在尝试校准 PN5190 的 DPC。我购买了一套 PICC 参考卡。https://www.comprion.com/shop/iso-10373-6-test-picc-class-1-6.html 我将天线匹配为 ~16.5R(参见添加的史密斯图表)。 空载状态下的目标电流设置为 246mA,这是我得到的最大值。(我预计这个值在 5.7V/16.5R ~345mA 左右会高得多) 我现在遇到的问题是,当我在未校准 DPC 的情况下尝试读取 NXP desfire EV1 卡时,检测距离为 7.5 厘米,读取距离为 5.5 厘米。 然而,在校准 DPC 后,我只能获得 3.8 厘米的检测距离和 2.3 厘米的读取距离。我希望它有更大的阅读范围。这是意料之中的事,还是我在校准过程中做错了什么?   Re: PN5190 DPC calibration 你好@sinu52 希望你一切顺利。 使用testPicc1实现的5.3 V的目标功率传输仅是一个例子,通常使用5.5V左右的值是有感知。限值由 EMVCo 规范规定。 我建议你看看 PN5190 动态功率控制快速校准和 TxShaping 演示 | 恩智浦半导体。本培训系列演示了如何使用 NFC Cockpit 和 EMVCo 测试装置快速校准 PN5190 DPC,以测量功率传输,从而执行合规性测试。 Eduardo。
記事全体を表示
谁是巴基斯坦最优秀的内容撰稿人? 我想与巴基斯坦最优秀的内容撰稿人合作。我想找 巴基斯坦 目前 最好的内容撰写人 ,请问有没有人有这方面的想法。我想了解该行业的知名公司或最近开始运营的中型和年轻公司。感谢您的回复 Re: Who Are the Top Content Writers in Pakistan? 谁敢说漂移老大很简单?我已经玩了 3 天,但仍未通过第 5 轮。
記事全体を表示
使用QTMER 脉冲输出功能脉冲数多发问题 大家好,我按手册46.7.5.12章的脉冲输出功能 Pulse-Output Mode,按照例程编写代码,用官方的开发板测试,能够发送脉冲,但是我用逻辑分析仪查看脉冲数有时正确,有时会多发一个,不知是什么问题。 请大家指点谢谢。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 您好, 你有没有找出根本问题所在?我的 RT1020 也有非常类似的情况,但我没有使用 Keil。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi, 你这个波形是使用我分享的例程测测试出来的吗?如果不是,请直接下载我的工程用MCUXpresso IDE测试。 Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 您有没有发送后在仿真状态下用软件复位在次发送呢?我用KEIL软件复位后再次执行代码就会发送不正确的脉冲数了,给板卡上电后第一次运行代码才能正常发送正确的脉冲数量。 另外你是否方便用keil做一下测试呢?或者看一下我发您的KEIL例程,用这个例程测试一下。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi, 我使用的是MCUXpreeso IDE,因为我的输出是在GPIO_AD_B1_00, MIMXRT1050中J23-6,所以需要对其进行相关的引脚初始化,对应代码在BOARD_InitPins()函数中。 Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 我发现代码下载到板卡每次按下板卡复位按键逻辑分析仪能抓到波形,每次按下后抓的波形和数量都是正确的,但是在keil调试状态用软件上的复位后在运行时用逻辑分析仪抓到的脉冲数量就会多一个,您可以试一下。看看什么原因。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 仿真时不出波形,板卡手动复位能抓到波形,但是波形也不对,脉冲数量也不对。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 板卡IMXRT1050-EVKB Re: 使用QTMER 脉冲输出功能脉冲数多发问题 引脚是J23的6 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 /* * 版权所有 2017-2020 NXP * 保留所有权利。 * * SPDX-License-Identifier:BSD-3-Clause */ /******************************************************************************* * 包括 ******************************************************************************/ #include "fsl_debug_console.h" #include "板.h" #include"bsp_tmr.h" //#include"fsl_qtmr.h" #include"pin_mux.h" #include"clock_config.h" /***************************************************** * 定义 ************************************************************//* 用于主板的 QTMR 实例/通道 */ #define BOARD_QTMR_BASEADDR TMR3 #define BOARD_FIRST_QTMR_CHANNEL KQTMR_0 #define BOARD_SECOND_QQNEL_0 BOARD_SECOND_QQNEL_0 kqtmr_CHANNEL kqtmr_channel_1 #define qtmr_clockCounterOutput kqtmr_clockCounter0O ut put /* 所用 QTMR 实例的中断编号和中断处理程序 */ #define QTMR_IRQ_ID TMR3_IRQn #define QTMR_IRQ_HANDLER TMR3_IRQHandler /* Ipg 时钟源的 QTMR 时钟源分频器,以下两个宏的值应对齐。*/ #define QTMR_PRIMARY_SOURCE (kqtmr_clockdivide_128) #define QTMR_CLOCK_SOURCE_DIVIDER (128U) /* 分频后的源时钟频率。 */ #define QTMR_SOURCE_CLOCK (CLOCK_GetFreq(kCLOCK_IpgClk) / QTMR_CLOCK_SOURCE_DIVIDER) /******************************************************************************* * Prototypes ******************************************************************************/ /******************************************************************************* * Variables ******************************************************************************/ volatile bool qtmrIsrFlag = false; /******************************************************************************* * 代码 ******************************************************************************/ void QTMR_IRQ_HANDLER(void) { /* Clear interrupt flag.*/ QTMR_ClearStatusFlags(BOARD_QTMR_BASEADDR, BOARD_SECOND_QTMR_CHANNEL, kQTMR_CompareFlag); qtmrIsrFlag = true; } /*! * @brief Main function */ int main(void) { uint32_t i = 0; qtmr_config_t qtmrConfig; gpio_pin_config_t gpt_config; gpt_config.direction = kGPIO_DigitalOutput; gpt_config.outputLogic = 0; gpt_config.interruptMode= kGPIO_NoIntmode; /* 主板引脚、时钟、调试控制台初始化 */ board_configmpu (); board_initPins (); board_bootclockRun (); board_bootclockRun (); board_initDebugCon GPIO_PinInit(GPIO1, 16,&gpt_config); QTMR_GetDefaultConfig(&qtmrConfig); /* 初始化输入通道。*/ qtmrConfig.primarySource= QTMR_PRIMARY_SOURCE; QTMR_Init(BOARD_QTMR_BASEADDR,BOARD_SECOND_QTMR_CHANNEL,&qtmrConfig); IpFreq=CLOCK_GetFreq(kCLOCK_IpgClk); //PlsueCh0Init(); PulseChxStream_Init(TMR3,TMR3_IRQn,100000,4,1,0,0x0A67); for(i=0;i<100000000;i++); PulseChxStream_Init(TMR3,TMR3_IRQn,100000,4,1,0,0x0A67); for(i=0;i<100000000;i++); PulseChxStream_Init(TMR3,TMR3_IRQn,100000,4,1,0,0x0A67); for(i=0;i<100000000;i++); PulseChxStream_Init(TMR3,TMR3_IRQn,100000,4,1,0,0x0A67); while (1) { } } 我把您的代码移植到qtmr_timer的例程里替换掉源文件,编译下载到板卡仿真,用逻辑分析仪抓取不到波形 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 您使用的是KEIL吗?我的是KEIL5.27,怎么打不开您的功能文件呢? Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi, 我根据你分享的代码,修改SDK库中evkbimxrt1050_qtmr_timer代码来实现Pulse-Output Mode,测试下来功能是正常的。 PWM 输出脚为GPIO_AD_B1_00, MIMXRT1050中J23-6. 附件是我的代码。 Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 使用的KEIL5.27开发环境 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 分析仪测量GPIO2的Pin6 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi, 请分享完整的代码工程,我用MIMXRT1050 板子测试一下,看看能否复现问题。 Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 我是想用这种方式来控制步进电机做角度控制,如果发送的脉冲数量不正确肯定会影响电机转动角度的精度。 我反复测试,感觉是 QTMER通道0在计数比较后没有及时的关闭输出,造成输出通道多发送了一个脉冲。 感觉还是芯片硬件上的问题,我的程序是严格按照手册的示例来做的。您也可以用1052-EVK实际测试一下。 如果你有代码示例,发我,我来用逻辑分析仪测试。                                      谢谢! Re: 使用QTMER 脉冲输出功能脉冲数多发问题 您好,这种现象不是有规律的发生,有时会发送数量正确,有时就连续发送多次都错误(总是多发1个)。 还有时会发送一次数量是对的,再发一次数量多一个,这样交替。 但是,每次复位芯片后第一次发送数量是对的,在发送一次就不对了。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 Hi, 你所说的多发现象是每次都会发生吗?还是存在固定的比率或发生次序呢? Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 我将LENGTH=0是想发送完毕后读取CNTR中的数值,LENGTH=1后就会在计数完成后CNTR就被预装载了新值,这样就读不到数值了。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 您好:我将LENGTH=1后计数仍然不正确,有时会多发1个脉冲,反复测试脉冲只会多发不会少发。 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 您好, 感谢您对恩智浦半导体产品的关注并有机会为您服务。 在阅读了您的演示代码后,它与 RM 中的代码基本相同(如图所示)。 我发现下面的代码与注释不一致,请仔细检查。 // 定时器3的输出是该定时器的时钟源。 /* TMR1_CTRL: CM=0,PCS=7,SCS=0,ONCE=1,LENGTH=1,DIR=0,COINIT=0,OUTMODE=7 */ TIMx->CHANNEL[OutChanel].CTRL=OutMode; /* 0x0A47 设置模式 TMR3的定时器1作为通道0的时钟源 */ 祝您愉快, TIC ------------------------------------------------------------------------------- 注: - 如果本帖回答了您的问题,请点击"标记正确" 按钮。谢谢! - 我们会在最后一次发帖后的 7 周内跟踪主题,之后的回复将被忽略 如果您以后有相关问题,请另开新主题并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: 使用QTMER 脉冲输出功能脉冲数多发问题 使用的47.6.5.12 Pulse-Output Mode 使用的这个例程 TIMx->CHANNEL[OutChanel].CTRL&=~TMR_CTRL_CM_MASK; /* 复位计数器 */ TIMx->CHANNEL[TimChanel].CTRL&=~TMR_CTRL_CM_MASK; /* 复位定时器 */ //选择IP_bus_clk / 16作为定时器3的时钟源 /* TMR3_CTRL:CM = 0,PCS = 0x0C,SCS = 0,ONCE = 0,LENGTH = 1,DIR = 0,COINIT = 0,OUTMODE = 3 */ // TMR3->CHANNEL[1].COMP1=CLOCK_GetFreq(kCLOCK_IpgClk)/128/Plusefreq; /* (16 * 37500)/ 60e6 = 0.01秒 */ if(Plusefreq<10000) { TIMx->CHANNEL[TimChanel].CTRL=0x1E23; /* 设置模式 */ TIMx->CHANNEL[TimChanel].COMP1=IpFreq/128/(Plusefreq); } else { TIMx->CHANNEL[TimChanel].CTRL=0x1023; /* 设置模式 */ TIMx->CHANNEL[TimChanel].COMP1=IpFreq/1/(Plusefreq); } /* TMR3_SCTRL:TCF = 0,TCFIE = 0,TOF = 0,TOFIE = 0,IEF = 0,IEFIE = 0,IPS = 0,INPUT = 0, 功能说明 Capture_Mode = 0,MSTR = 0,EEOF = 0,VAL = 0,FORCE = 0,OPS = 0,OEN = 0 */ TIMx->CHANNEL[TimChanel].SCTRL=0x00; TIMx->CHANNEL[TimChanel].LOAD=0x00; /* 重置加载寄存器 */ /* TMR3_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0, TCF2EN=0,TCF1EN=0,TCF2=0,TCF1=0,CL2=0,CL1=0 */ TIMx->CHANNEL[TimChanel].CSCTRL=0x00; /* 设置比较器控制寄存器 */ // 定时器3的输出是该定时器的时钟源。 /* TMR1_CTRL: CM=0,PCS=7,SCS=0,ONCE=1,LENGTH=1,DIR=0,COINIT=0,OUTMODE=7 */ TIMx->CHANNEL[OutChanel].CTRL=OutMode; /* 0x0A47 设置模式 TMR3的定时器1作为通道0的时钟源 */ /* TMR1_SCTRL: TCF=0,TCFIE=0,TOF=0,TOFIE=0,IEF=0,IEFIE=0,IPS=0,INPUT=0, Capture_Mode=0,MSTR=0,EEOF=0,VAL=0,FORCE=0,OPS=0,OEN=1 */ TIMx->CHANNEL[OutChanel].SCTRL=0x0001; TIMx->CHANNEL[OutChanel].CNTR=0x00; /* 重置计数器寄存器 */ TIMx->CHANNEL[OutChanel].LOAD=0x00; /* 重置加载寄存器 */ TIMx->CHANNEL[OutChanel].COMP1=PluseData; /* 设置比较1个寄存器 输出的脉冲数*/ // 设置为在最后一个脉冲之后中断 /* TMR1_CSCTRL: DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0, TCF2EN=0,TCF1EN=1,TCF2=0,TCF1=0,CL2=0,CL1=0 */ TIMx->CHANNEL[OutChanel].CSCTRL=0x40; /* 设置比较器控制寄存器 */ // 最后,启动计数器运行 TIMx->CHANNEL[TimChanel].CNTR=0; /* 重置计数器 */ // /*设置中断优先级,*/ // set_IRQn_Priority(IRQn,Group4_PreemptPriority_6, Group4_SubPriority_0); // /*开启中断 */ // EnableIRQ(IRQn); TIMx->CHANNEL[OutChanel].CTRL|=(1<<13); /* 运行计数器 */ TIMx->CHANNEL[TimChanel].CTRL|=(1<<13); /* 运行源时钟计数器 */ 这是我改动的例程 Re: 使用QTMER 脉冲输出功能脉冲数多发问题 示例:47.6.5.12.1 使用两个计数器的脉冲输出//(参见处理器专家 PulseStream bean。)//此示例从 QT1 输出生成六个 10 毫秒脉冲。// 假设芯片工作频率为 60 MHz。// // 为此,使用定时器 3 生成一个周期为 10ms 的时钟。////定时器 1 用于为这些时钟设置门控并计算已生成的脉冲数量。//void PulseStream_Init (void) {//选择 IP_bus_clk/16 作为定时器 3 的时钟源 /* TMR3_CTRL:CM=0,PCS=0x0C,SCS=0,ONCE=0,LENGTH=1,DIR=0,COINIT=0,OUTMODE=3 */ setReg (TMR3_CTRL,0x1823); /* 安装模式 */ /* TMR3_SCTRL:TCF=0,TCFIE=0,TOF=0,TOFIE=0,IEF=0,IEFIE=0,IPS=0,INPUT=0,功能描述 i.MX RT1050 处理器参考手册,修订版 1,03/2018 2726 恩智浦半导体 Capture_Mode=0,MSTR=0,EEOF=0,VAL=0,FORCE=0,OPS=0,OEN=0 */ setReg(TMR3_SCTRL,0x00);setReg(TMR3_LOAD,0x00);/* RESET 负载寄存器 */ setReg(TMR3_COMP1,37500);/*(16 * 37500)/60e6= 0.01 高效密码学标准(SEC) */ /* TMR3_CSCTRL:DBG_EN=0,FAULT=0,ALT_LOAD=0,ROC=0,TCI=0,UP=0,OFLAG=0,TCF2EN=0,TCF1EN=0,TCF2=0,TCF1=0,CL2=0,CL1=0 */ setReg (TMR3_CSCTRL,0x00); /* 安装比较器控制寄存器 *///定时器 3 的输出是该定时器的时钟源。/* TMR1_CTRL:CM=0,PCS=7,SCS=0,ONCE=1,长度 = 1,DIR=0,COINIT=0,OUTMODE=7 */ setReg(tmr1_Ctrl,0x0E67);/* 设置模式 */ /* TMR1_SCTRL:TCF=0,TCFIE=0,TOF=0 0、TOFIE=0、IEF=0、IEFIE=0、IPS=0、INPUT=0、Capture_Mode=0、MSTR=0、EEOF=0、VAL=0、FORCE=0、OPS=0、OEN=1 */ setReg (tmr1_sctrl,0x01);setReg (tmr1_cntr,0xtr,0xtr,0x01) 00); /* RESET 计数器寄存器 */ setReg (tmr1_load,0x00); /* RESET 负载寄存器 */ setReg (tmr1_comp1,0x04); /* 设置比较 1 寄存器 *///设置为最后一个脉冲之后中断 /* TMR1_CSCTRL: DBG_EN=0, FAULT=0, ALT_LOAD=0, ROC=0,TCI=0,UP=0,OFLAG=0,TCF2EN=0,TCF1EN=1,TCF2=0,TCF1=0,CL2=0,CL1=0 */ setReg (tmr1_csctrl,0x40); /* 设置比较器控制寄存器 *///最后,启动运行 setReg (TMR3_CNTR,0) 的计数器;/* RESET 计数器 */ setRegbitGroup (TMR3_CTRL,cm,0x01);/* 运行源时钟计数器 */ setRegbitGroup (TMR1_CTRL, cm,0x01); /* 运行计数器 */ Re: 使用QTMER 脉冲输出功能脉冲数多发问题 我需要发送准确的脉冲数量来控制步进电机转动一定的角度,发送的脉冲数量不能多也不能少,这样才能保证角度准确。 我现在实现了10HZ-500KHZ的频率发送,就是脉冲数有多发现象,打断点调试时感觉是手册例程TMR1关断不及时造成会多发一个,监控CNTR的计数值和比较寄存器的值是一样的,有点头大不知什么问题了,请大家指点一下。感谢
記事全体を表示
BLF573 ADS-2009 モデルが至急必要ですが、Web リンクが壊れています。BLF573 ADS-2009モデルを送ってください <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 電気工学を専攻する学生です。プロジェクトのシミュレーションにBLF573 ADS-2009モデルが必要なのですが、リンクが切れているためインターネットからダウンロードできません。1週間前にチケットを送信しましたが、まだ問題は解決していません。再度お問い合わせしたところ、緊急の場合は技術コミュニティに連絡するように言われました。BLF573 ADS-2009モデルを送ってください。 大変感謝いたします。 よろしくお願いします。 よろしくお願いします、 ファティマ・トゥ・ザール Re: I need BLF573 ADS-2009 Model urgent but the web link is broken. please send me BLF573 ADS-2009 m こんにちは、fatimatuzahraさん、 この部品はAmpleonからFlip Electronicsに移管されました。この商品は在庫があると思いますので、できる限り喜んでお手伝いさせていただきます。 www.flipelectronics.com Re: I need BLF573 ADS-2009 Model urgent but the web link is broken. please send me BLF573 ADS-2009 model <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> BLF573 ADS2009 モデルについては Ampleon にお問い合わせください。 http://www.ampleon.com/search.html?q=blf573 すてきな一日を、 アンドレイ ----------------------------------------------------------------------------------------------------------------------- 注: この投稿で質問が解決した場合は、「正解」ボタンをクリックしてください。ありがとう! -----------------------------------------------------------------------------------------------------------------------
記事全体を表示
S32G2 イーサネット PFEモジュールが初期化されない 皆さんこんにちは 私たちのプロジェクトでイーサネット通信を有効にする作業を行っています。しかし、Eth_43_PFE ドライバは初期化されません。デバッグの結果、条件が満たされておらず、partitionStat が True に設定されていないことが判明しました。この問題を解決するためにご指導ください。   /** * brief コントローラへのアクセスをチェックします * 詳細 この関数は、クロックパーティション有効ビット(PFEの場合はパーティション2)を読み取ってコントローラにアクセスできるかどうかを確認することを目的としています。 フィールドPCS。コントローラにアクセスする機能は、戻り値と同様になります。 * コントローラのアクセシビリティを返す * retval TRUE コントローラはアクセス可能 * retval FALSE コントローラアクセスに失敗しました */ boolean Eth_PFE_LLD_CheckAccessToController(void) { boolean partitionStat = FALSE; if(MC_ME_PRTN_STAT_PCS == (hal_read32(MC_ME_BASE + MC_ME_PRTN2_STAT) & MC_ME_PRTN_STAT_PCS)) { パーティション統計 = TRUE; } パーティション統計を返します。 } 。 Re: S32G2 Ethernet PFE module is not getting initilialized この問題の解決策は何ですか?私も同様の問題を抱えています。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、 NXP オンライン サービスは、次の画像に示すように、NXP ホームページ (リンク: NXP Semiconductors 公式サイト | NXP Semiconductors ) 内の [サポート] タブで利用できます。 そこでチケットを作成し、FUTUREの参考のために説明の下に同じコミュニティ投稿リンクを提供できるはずです。 ぜひお知らせください。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、 MCU.xdm を提供できます。NXP オンライン サービスのリンクを共有していただけますか。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、 社内チームからは次のようなコメントをいただきました。 「 MCU 構成ファイル (Mcu.xdm) を提供できますか? 」 このチャネルはパブリック チャネルであるため、プライベート チャネル用の NXP オンライン サービスでチケットを開くことをお勧めします。 ぜひお知らせください。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、 パーティション0のMC_ME_PRTNn_PCONF[PCE]はCMMスクリプトから有効化されます。現時点では、パーティション クロックを有効にするアプリケーション SWC コンポーネントはありません。 パーティション 0 と同様に、CMM からパーティション 2 クロック (MC_ME_PRTN2_PCONF) を有効にしようとしました。しかし、まだクロックはアクティブ化されません。 また、パーティション 0 の場合と同様に、パーティション 2 のコア 0 を有効にするためのレジスタも見つかりませんでした。パーティション 2 のクロックを CMM から有効にできるかどうか教えてください。もしそうなら、私たちの CMM には何が欠けているのでしょうか? Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、 S32G2リファレンスマニュアル[28.12.7章、ページ 1079、S32G2 リファレンス マニュアル、Rev. 6、11/2022] には、パーティション クロックを有効にするには、対応する「MC_ME_PRTNn_PCONF[PCE]」を使用する必要があると記載されていますが、これはアプリケーション内で実行されていますか?下の画像: ぜひお知らせください。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、 詳細な更新情報をありがとうございます。残念ながら、私たちの問題は解決されていません。まだEth_43_PFEは初期化されていません。 MCU PFE パーティション クロックに問題が発生しています。PRTN_STAT0 クロックのみがアクティブで、PRTN_STAT1 と PRTN_STAT2 は非アクティブです。以下、PRTN2_STATのレジスタ値はゼロです。これを 1 に設定するにはどうすればよいでしょうか? MCUの設定が完了しました。これらのクロックを有効にするには、ポート構成が必要ですか? 以下の tresos 構成を参照してください。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、 社内チームから以下の情報を受け取りました: PFEドライバをロードする前に次の手順を確認することをお勧めします そして、PFE ドライバの統合を完了するには、PFE MCAL ドライバの統合マニュアルに従うことをお勧めします。第 8 章で説明されている PFE メモリ割り当てには注意が必要です。 ぜひお知らせください。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、 情報ありがとうございます。この追加情報を社内チームに提供し、この状況でリンカー ファイル内のメモリ マッピングが必要かどうかを確認します。 ぜひお知らせください。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、ダニエル。 先ほど申し上げた問題は解決いたしました。この問題は、MCU クロック構成に関連していました。現在、pfe_platform_init から pfe バージョンを読み取ろうとしているときに別のエラーが発生しています。画像が見られます。pfe バージョンを読み取ろうとしているときに、OS からバス障害例外が発生しています。プロジェクトの初期段階にあるため、現時点ではコア パーティションを使用しておらず、リンカー スクリプトにメモリ マッピングはありません。この問題は適切なメモリ マッピングの欠如に関連していますか?以下に、lauterbach と tresos の構成からのスクリーンショットを示します。 あなたのサポートを要請します。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、ダニエル。 ご返信ありがとうございます。 はい、NXP ボードを使用しています。現在、RTD バージョン 3.0.3 を使用しています。ファームウェアバージョンはPFE-FW_S32G_RTM_1.3.0です。 Re: S32G2 Ethernet PFE module is not getting initilialized こんにちは、 以下の情報をご提供いただけますでしょうか? NXP ボードを使用していますか? どの RTD バージョンを使用していますか? どの PFE バージョンを使用していますか? ぜひお知らせください。
記事全体を表示
我急需 BLF573 ADS-2009 型号,但网站链接已损坏。请给我发送 BLF573 ADS-2009 型号 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 我是一名电气工程专业的学生。我需要 BLF573 ADS-2009 模型 用于我的项目模拟,但我无法从互联网上下载它,因为链接已损坏。 互联网下载,因为链接已损坏。我在一周前提交了一份报告,但问题仍未解决。现在我再次询问,他们告诉我如果我急需,应该联系技术社区。请给我发送 BLF573 ADS-2009 型号。I 将不胜感激。 预先致谢。 致以最崇高的敬意 法蒂玛-图-扎尔 Re: I need BLF573 ADS-2009 Model urgent but the web link is broken. please send me BLF573 ADS-2009 m 您好,fatimatuzahra, ,该部件已从 Ampleon 转至 Flip Electronics。 www.flipelectronics.com Re: I need BLF573 ADS-2009 Model urgent but the web link is broken. please send me BLF573 ADS-2009 model <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 有关 BLF573 ADS2009 型号,请联系 Ampleon 。 http://www.ampleon.com/search.html?q=blf573 祝您愉快, Andrei ----------------------------------------------------------------------------------------------------------------------- 注:如果本帖回答了您的问题,请点击正确答案按钮。Thank you! -----------------------------------------------------------------------------------------------------------------------
記事全体を表示
S32G2 以太网 PFE 模块未初始化 大家好 我正在我们的项目中启用以太网通信。但 Eth_43_PFE 驱动程序没有被初始化。调试后发现 if 条件没有通过,partitionStat 也没有设置为 True。请指导我解决这个问题。   /** * 简要内容 检查对控制器的访问情况 * 详细内容 该函数旨在通过读取时钟分区使能位(PFE 的分区 2)来检查是否可以访问控制器, 字段 PCS。访问控制器的能力将与返回值类似。 * return Controller accessibility * retval TRUE Controller is accessible * retval FALSE Controller access failed */ boolean Eth_PFE_LLD_CheckAccessToController(void) { boolean partitionStat = FALSE; if(MC_ME_PRTN_STAT_PCS == (hal_read32(MC_ME_BASE + MC_ME_PRTN2_STAT)& MC_ME_PRTN_STAT_PCS)) { partitionStat = TRUE; } return partitionStat; } . Re: S32G2 Ethernet PFE module is not getting initilialized 这个问题的解决办法是什么? Re: S32G2 Ethernet PFE module is not getting initilialized 您好, 恩智浦在线服务应在恩智浦主页内的 " SUPPORT " 税务摊销收益下提供(链接:恩智浦半导体官方网站|恩智浦半导体),如下图所示: 在那里,你应该能够创建票证,并且应该能够在描述下方提供同样的社区帖子链接,以备将来参考。 请与我们联系。 Re: S32G2 Ethernet PFE module is not getting initilialized 你好 我们可以提供 Mcu.xdm。请提供恩智浦在线服务的链接。 Re: S32G2 Ethernet PFE module is not getting initilialized 您好, 我们收到了内部团队的以下意见: "能否提供 MCU 配置文件(Mcu.xdm)?" 鉴于该频道是一个公共频道,我们建议您在恩智浦在线服务下开辟一个私人频道。 请与我们联系。 Re: S32G2 Ethernet PFE module is not getting initilialized 你好 分区 0 的 MC_ME_PRTNn_PCONF[PCE]由 CMM 脚本启用。我们目前没有用于启用分区时钟的应用程序 SWC 元器件。 我们尝试从 CMM 启用分区 2 时钟 (MC_ME_PRTN2_PCONF),与分区 0 类似。 但时钟仍未激活。 此外,我们看不到用于启用分区 2 内核 0 的寄存器,这与分区 0 的寄存器类似。 请您告诉我们,是否可以通过 Cmm 启用分区 2 时钟?如果是,我们的 Cmm 中缺少什么? Re: S32G2 Ethernet PFE module is not getting initilialized 您好, S32G2 参考手册 [第 28.12.7 章] 中有这样的说法,第 1079 页,S32G2 参考手册,修订版 6,2022 年 11 月] 要启用分区时钟,你应该使用相应的 " mc_me_prtnn_prtnn_pconf [PCE] ",这是在应用程序内部完成的吗?下图 请与我们联系。 Re: S32G2 Ethernet PFE module is not getting initilialized 你好 感谢您的详细更新。遗憾的是,我们的问题并没有得到解决。Eth_43_PFE 仍未初始化。 我们在 MCU PFE 分区时钟中遇到了问题。只有 PRTN_STAT0 时钟处于激活状态,PRTN_STAT1 和 PRTN_STAT2 处于非激活状态。下面的 PRTN2_STAT 寄存器值为零。如何将其设置为 1? 我们已完成 MCU 配置。启用这些时钟是否需要端口配置? 请参阅下面的 tresos 配置。 Re: S32G2 Ethernet PFE module is not getting initilialized 您好, 我们从内部团队收到了以下信息: "我建议在加载 PFE 驱动程序之前检查以下步骤 然后,请建议按照 PFE MCAL 驱动程序集成手册完成 PFE 驱动程序集成。应注意第 8 章中描述的 PFE 内存分配。" 请与我们联系。 Re: S32G2 Ethernet PFE module is not getting initilialized 您好, 感谢您提供的信息。我们将把这些补充信息提供给内部团队,以确认在这种情况下是否需要链接器文件内部的内存映射。 请与我们联系。 Re: S32G2 Ethernet PFE module is not getting initilialized 你好,丹尼尔、 我之前提到的问题已经解决。问题与 MCU 时钟配置有关。 现在,我们在尝试从 pfe_platform_init 读取 pfe 版本时遇到了其他错误。您可以看到这些图片。尝试读取 pfe 版本时,操作系统会触发总线故障异常。我们目前没有使用核心分区,链接器脚本中也没有内存映射,因为我们还处于项目的初始阶段。问题是否与缺少正确的内存映射有关?下面是劳特巴赫和特雷索配置的屏幕截图。 请求您的支持。 Re: S32G2 Ethernet PFE module is not getting initilialized 你好,丹尼尔、 感谢您的回复。 是的,我们使用的是恩智浦板。目前我们使用的是 RTD 3.0.3 版本。 软件版本为 PFE-FW_S32G_RTM_1.3.0。 Re: S32G2 Ethernet PFE module is not getting initilialized 您好, 您能帮助我们提供以下信息吗? 你在使用恩智浦板吗? 您使用的是哪个 RTD 版本? 您使用的是哪个版本的 PFE? 请与我们联系。
記事全体を表示
S32G2 Ethernet PFE module is not getting initilialized Hello All,  I am working on enable ethernet communication in our project. But Eth_43_PFE driver is not getting initialised. After debugging identified as if condition is not getting passed and partitionStat is not setting  to True. Please guide me to resolve this issue.   /** * brief Checks the access to the controller * details This function is intended to check whether the controller can be accessed or not by reading clock partition enable bit (partition 2 for PFE), the field PCS. The capability to access the controller will be similar to the return value. * return Controller accessibility * retval TRUE Controller is accessible * retval FALSE Controller access failed */ boolean Eth_PFE_LLD_CheckAccessToController(void) { boolean partitionStat = FALSE; if(MC_ME_PRTN_STAT_PCS == (hal_read32(MC_ME_BASE + MC_ME_PRTN2_STAT) & MC_ME_PRTN_STAT_PCS)) { partitionStat = TRUE; } return partitionStat; } .  Re: S32G2 Ethernet PFE module is not getting initilialized What was the solution to this issue I have a similar problem.  Re: S32G2 Ethernet PFE module is not getting initilialized Hi, The NXP online service should be available under the "SUPPORT" tab inside the NXP home page (link: NXP® Semiconductors Official Site | NXP Semiconductors), as shown on the following image: In there, you should be able to create a ticket and you should be able to provide this same community post link under the description, for future reference. Please, let us know. Re: S32G2 Ethernet PFE module is not getting initilialized Hello,  We can provide the Mcu.xdm. Could you please share the link of NXP online services. Re: S32G2 Ethernet PFE module is not getting initilialized Hi, We have received the following comment from our internal team: "can you provide the MCU configuration file(Mcu.xdm)?" Given that this channel is a public one, we may recommend opening a ticket under the NXP online services, for a private channel. Please, let us know. Re: S32G2 Ethernet PFE module is not getting initilialized Hello, MC_ME_PRTNn_PCONF[PCE] for Partition 0 is enabling from CMM script. We don't have application SWC component to enable the partition clock at the moment.  We tried to enable the Partition 2 clock (MC_ME_PRTN2_PCONF) from the CMM as similar to Partition 0. But still the clock is not activated. Also we couldn't see the registers for enabling core 0 for partition 2 as similar for Partition 0. Could you please tell, can we enable the partition2 clock from the cmm ? If yes what is missing in our cmm? Re: S32G2 Ethernet PFE module is not getting initilialized Hi, It is said on the S32G2 Reference Manual [Chapter 28.12.7, Page 1079, S32G2 Reference Manual, Rev. 6, 11/2022] that to enable the partition clocks, you should use the corresponding "MC_ME_PRTNn_PCONF[PCE]", is this being done inside the application? Image below: Please, let us know. Re: S32G2 Ethernet PFE module is not getting initilialized Hello, Thanks for the detail updates. Unfortunately, our issues are not resolved. Still Eth_43_PFE is not initialized.  We are facing issues in MCU PFE Partition clock. Only PRTN_STAT0 Clock is active PRTN_STAT1 and PRTN_STAT2 are Inactive. Below the register value of PRTN2_STAT is zero. How can we set this to 1? We have done MCU configuration. Any Port configurations are required to enable these clocks?  Please see the tresos configuration below. Re: S32G2 Ethernet PFE module is not getting initilialized Hi, We have received the following information from our internal team: "I would suggest to check following steps before loading PFE driver And then please suggest to follow PFE MCAL driver integration manual to complete PFE driver integration. It should be careful about PFE memory allocation which is descripted in Chapter 8." Please, let us know. Re: S32G2 Ethernet PFE module is not getting initilialized Hi, Thanks for the information. We will provide this additional information to our internal team to confirm if the memory mapping inside the linker file is needed for this situation. Please, let us know. Re: S32G2 Ethernet PFE module is not getting initilialized Hello Daniel, The issue that I mentioned earlier has been resolved. The issue was related to MCU Clock Configuration. Now we are facing other error while trying to read the pfe version from pfe_platform_init. You can see the images. While trying to read the pfe version , bus fault exception is triggering from the Os. we are not using the core partition and we don't have a memory mapping in the linker script at the moment, as we are in the beginning stage of  the project. Is the issue is related to missing of proper memory mapping? you can see the screen shot from lauterbach  and tresos configuration below. Request your support. Re: S32G2 Ethernet PFE module is not getting initilialized Hello Daniel, Thanks for your reply. Yes, we are using NXP board. Currently we are using the RTD version 3.0.3.  Firware version is PFE-FW_S32G_RTM_1.3.0. Re: S32G2 Ethernet PFE module is not getting initilialized Hi, Can you help us providing the following information? Are you using an NXP board? Which RTD version are you using? Which PFE version are you using? Please, let us know.
記事全体を表示
I need BLF573 ADS-2009 Model urgent but the web link is broken. please send me BLF573 ADS-2009 model I am an electrical Engineering student. I need the BLF573 ADS-2009 Model for some simulations for my project but i am unable to download it from internet as the link is broken. I submitted a ticket week ago but the problem is still not resolved. Now i have asked again and they told me if i need it urgent i should contact to the technical community. Please send me BLF573 ADS-2009 Model. I would be very grateful. Thanking in advance. Best Regards, Fatima tu Zahr Re: I need BLF573 ADS-2009 Model urgent but the web link is broken. please send me BLF573 ADS-2009 m Hi, fatimatuzahra, This Part was transferred from Ampleon to Flip Electronics. I believe we do have stock on this item and we will be glad to assist where we can. www.flipelectronics.com Re: I need BLF573 ADS-2009 Model urgent but the web link is broken. please send me BLF573 ADS-2009 model Please contact Ampleon for the BLF573 ADS2009 Model. http://www.ampleon.com/search.html?q=blf573  Have a great day, Andrei ----------------------------------------------------------------------------------------------------------------------- Note: If this post answers your question, please click the Correct Answer button. Thank you! -----------------------------------------------------------------------------------------------------------------------
記事全体を表示
SC18IS602B 访问问题 你好 我们有一个基于 Realtek 的 PCB,其 i2c 访问遵循通用命令集。我们想使用 SC18IS602B 作为桥接来连接一个 SPI 设备。我想访问网桥以显示信息,例如供应商产品代码或任何其他确认我的设备可以连接到网桥的验证。我的板的命令集遵循以下语法:-i2c set ; i2c get .我阅读了 SC18IS602B 的使用手册,但没有显示我可以读取的任何内存。此外,我不确定在 I2C 命令的 "reg "字段中写入什么内容。硬件团队告诉我们,A2A1A0 引脚被设置为 0,我想这意味着开发地址是 0x28。请帮我读取 SC18IS602B 设备上的任何信息。 通信& 控制(I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO) Re: SC18IS602B Access Issue 你好@托马斯-瓦维尔卡 能否请您帮助解决此事?我已经困在这上面快一周了。 Re: SC18IS602B Access Issue 你好@托马斯-瓦维尔卡 感谢您的回复。 我看到了手册的这一部分。但是,我无法将其用于我的特定用途。 以下日志是我在板上尝试过的。 RTK.0 > i2c 设置写入缓冲区 pos 0 数据 5100010203//我的 PCB 缓冲区 0x51、0x01、02、03、04 > 我想从缓冲区读取 4 字节的数据。 RTK.0 > i2c 显示写入缓冲区//用于验证... 00 01 02 03 04 05 06 07 08 0a 0b 0c 0d 0e 0f 0000 51 00 01 0 2 0 3 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0000 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0018 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 001f 00 00 00 00 00 00 00 00 00 00 00 00 00 001f 00 00 00 00 00 00 00 001 > > 设置端口 0 dev 0x28 reg 0 写入缓冲区计数 5//发送到 SC18IS602B 设备 RTK.0 > i2c 获取端口 0 dev 0x28 reg 0 计数 10//尝试读取 SC18IS602B 缓冲区以 dev 开头:0x28,reg:0x0 0000---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------00000001 00000002 00000003 00000004 00000005 00000006 00000007 00000007 00000000 00000 0000 00000000 00000000 00000000 00000000 00000000------------------------------------------------------------------------------------- 00000009 0000000a 0000000b 0000000c 0000000d 0000000e 0000000e 0000000f 0000000f 00000000 0000000 我走的路对吗? Re: SC18IS602B Access Issue 你好 如果 A2、A1 和 A0 引脚都设置为 0,则 7 位从属地址确实为 0x28,因此写入的完整地址字节为 0x50,读取的完整地址字节为 0x51。 至于 I2C 信息/数据格式,请参阅数据手册第 7.1.1 和 7.1.2 章。 第 8 章还有更详细的说明/示例。     BRs, Tomas
記事全体を表示