2420516_ja-JP

Yes

S32R41:Cortex-M7ロックステップ機能の有効化と検証方法

NXPチームの皆様、こんにちは。

NXP S32R41の自動車用レーダーSoCを扱い、デバッグにはLauterbach TRACE32を使っています。

S32R41のCortex-M7コアのハードウェアロックステップ機能を有効にして検証する方法を理解したいです。

以下の質問について、教えていただけますか?

ロックステップを有効にする方法: S32R41ではCortex-M7のロックステップモードはデフォルトで有効ですか?それとも設定が必要ですか?設定が必要な場合、具体的な手順は何でしょうか?ハードウェア設定、DCFレコード、起動ソフトウェア、または特定のレジスタで制御されますか?
構成レジスタ: S32R41固有のレジスタやビットフィールドは、ロックステップが有効かどうかを示しますか?レジスタ名、アドレス、ビット位置、期待値をご提供ください。
ロックステップの検証方法: Cortex-M7コアが独立モードではなく、実際にハードウェアのロックステップモードで動作していることを確認するにはどうすればよいですか?設定レジスタの確認だけで十分ですか、それとも追加のステータスレジスタが必要ですか?
ロックステップエラー検出: どのレジスタがロックステップコンパレータの状態を示しますか?コンパレータが正しく動作しているか、またロックステップの不一致が検出されていないかをどうやって判断すればよいですか?
TRACE32デバッグ：ロックステップ構成とステータスを検査するための推奨されるTRACE32コマンドシーケンスまたはデバッグ手順はありますか？
ドキュメント: S32R41リファレンスマニュアル、セーフティマニュアル、またはロックステップの設定および検証手順を説明した他の公式文書の関連セクションを教えていただけますか?

ロックステップ機能が正しく有効化されていること、そしてその動作がS32R41専用のドキュメント化された方法で検証できることを確認したいのです。

なお、私はS32R41について質問しており、S32K3ファミリについてはお願いしているので、S32R41に適用されるレジスタの定義や手順を教えていただけると助かります。

再開まで今しばらくお待ちください。

よろしくお願いいたします。

Re: S32R41: How to Enable and Verify Cortex-M7 Lockstep Functionality

こんにちは、

S32R41では、Cortex-M7プロセッサがハードウェアのロックステップコアペアとして実装されています。ロックステップ操作はS32R41のハードウェア構成の一部であり、アプリケーションソフトウェア、スタートアップコード、またはS32K3スタイルのUTEST_MISC[LOCKSTEP_EN] DCFレコードによって有効化されるわけではありません。NXP S32R41の製品情報には、Cortex-M7の実装がロックステップコア構成であると明示的に記述されています。

1.ソフトウェアの有効化シーケンスは必要ありません

2. 設定はS32K3レジスタを使用して検証してはならない。

3. デバッガーの可視性は実用的なアーキテクチャ上の指標を提供する

TRACE32論理的なCortex-M7プロセッサに接続されます。冗長なチェッカーコアを、独立してデバッグ可能な追加のCortex-M7として提示するわけではありません。したがって、各ロックステップペアの機能的なメンバーのみがデバッグ対象として表示されることが想定されます。

4. 同期不一致の報告

Cortex-M7のロックステップ比較ロジックで検出された不一致は、S32R41のセーフティ故障管理経路を通じて報告されます。アプリケーションは対応するFCCU故障およびその必要な反応をS32R41セーフティマニュアルに従って設定しなければなりません。

5. ロックステップを有効にするために特別なTRACE32コマンドは必要ありません。

6. 以下のS32R41関連文書を参照してください。

S32R41リファレンスマニュアル、特にCortex-M7、FCCUおよびリセット/故障管理の章;
S32R41セーフティマニュアル、特にCortex-M7のロックステップ実行、ロックステップ比較、FCCU故障処理に関する安全機構;
該当するS32R41改訂版に関連するデバイス固有のFCCU故障マッピング、
サポートされたS32R41ソフトウェア/デバッグパッケージに付属していたTRACE32 S32R41の起動スクリプト。

よろしくお願いいたします。

ピーター