こんにちは：
S32K1xxのセーフティマニュアルを読んでいると、デバッグモードについての章があります。JTAGC TAPコントローラーが無効化されていることを確認するためにJTAG_TMSをローに引き上げると書かれています。
この文をどう理解すればいいですか？つまり、通常動作時（デバッグモード以外）には、外部コンポーネントによってこのピンをローレベルにアサートする必要があるということですか？
こんにちは、 @Stanley_Xu さん。
S32K1xxセーフティマニュアルおよびAN5426の推奨事項は、さまざまな用途に適用されます。
AN5426では、JTAG_TMS/SWD_DIOピンに10kΩ～47kΩのプルアップ抵抗を設けることを推奨しています。これは、開発、プログラミング、デバッグ時にJTAGやSWDアクセスが必要な場合に推奨されるハードウェア構成です。
しかし、セーフティマニュアルはセーフティ関連アプリケーションの最終的な現場構成について扱っています。セクション5.6.2.1および仮定SM_047によれば、セーフティ関連機能のために装置を使用する間、現場でのデバッグは無効化されなければなりません。この動作条件では、JTAG_TMSを低く保ち、JTAGC TAPコントローラが無効化されたまま通常のアプリケーション動作に誤って干渉しないようにする必要があります。
したがって、アプリケーションがS32K1xxセーフティマニュアルの仮定SM_047に準拠する必要がある場合、最終生産ハードウェアは現場での低速を保つ手段JTAG_TMSなければなりません。これは外部プルダウン抵抗や、必要な低レベルを保証し、外部ソースがこの信号を主張するのを防ぐ他のシステムレベルのソリューションを用いて実装できます。
TAP状態図は、TMSがTCKの立ち上がりエッジにおける状態遷移をどのように制御するかのみを示しています。それ自体では、永続的なデバッグ保護を提供するものではありません。外部デバッガがTMSやTCKをアクティブに駆動できる場合、TAPコントローラはその状態機械を通じて移動させることができます。したがって、TMSプルダウンは、デバッグインターフェースを永久にロックするためのセキュリティ機構ではなく、意図しないデバッグの有効化を防ぐための機能安全対策です。
開発や製造中にデバッグアクセスが必要な場合は、開発と本番の別々の設定が必要になることがあります。
よろしくお願いします、
パベル
JTAGコントローラー(JTAGC)第59章のRMによると、TMSの状態はdubugモードに入るかどうかに影響します。図に示すように、TMSが0に設定されている場合、TAPはデバッグ状態に入りません。したがって、AN5426によると、ハードウェア接続は抵抗10k-47kを介してVDDにプルアップすることが推奨されているため、低ステータスを維持するのが安全です