2415777_ja-JP

はい

i.MX93 電源シーケンス

私はi.MX93とその推奨PMIC（PCA9451）をベースにした低消費電力PCBを設計しています。

AN13917の消費電力測定に関する文書によると、最低電力モード（セクション6.7.8）では、SoC+DRAMの消費電力は約174mWになるはずです。ただし、文書内の現在の測定値はPMICの後に行われているため、効率損失は含まれていません。

実際の予想消費電力を計算すると、vdd_ana_0p8レールが非常に高いエネルギー消費量を示すことが際立っています。このレールでの16.5mAの電流消費により、PMIC LDOで69mWの電力損失が発生します（5V入力時）。これは効率損失の約60％に相当する。

これらの損失を低減するために、この電源レールを別のSMPSモジュール（TI TPSM82821）から給電したいのですが、i.MX93のデータシートには、電源レールのシーケンス要件にTstepまたはToff_stepの定義がありません。実際にタイミングに関する要件はありますか？それとも順序付けに関する要件だけですか？

外部SMPSの有効トリガーとしてVDD_SOCを使うのは賢明でしょうか?それとももっと良い選択肢がありますか?TPMS82821には出力のアクティブ放電機能があるため、0V8は電源を切る際にVDD_SOCより速く放電すると思います。

Re: i.MX93 power sequencing

こんにちは、

表6にTstepまたはToff_stepの時刻が記載されています。PWRUPモード：

tSTEP（前の電源レールがオン状態から次の電源レールがオンになるまでの時間）：2ms

tOFF_STEP（前の電源レールがオフになってから次の電源レールがオフになるまでの時間）：8 ms

また、VDD_SOCを基準として外部レギュレーターを起動・電源オフのシーケンスで作動させることもできます。

よろしくお願いいたします。