请 提供 故障 事件 与 相应 CMU 实例 （ CMU0 、 CMU1 和 CMU2） 的 映射 关系 ？
中断 文档 列出 了 总共 七个 中断 ， 但 并不 清楚 每个 CMU 实例 处理 哪些 故障 事件 以及 它们 相应 的 故障 操作 。
请查看附件图片系统时钟监控.png
中断映射.png
What is the exact meaning of the "RESET Reaction Interrupt"?
该 中断 是否 会 在 破坏性 RESET 之前 产生 ， 从而允许 软件 在 RESET 发生 之前 进行干预 ？时钟 监控 延迟 可 配置 为 1 µs 至 1 ms 。
选择 较低 的 延迟 是否能 有效 减少 消 抖/滤波 时间 ， 并使 时钟 故障 检测 更加 灵敏 或 更快？
您好@WadkarY
1. 请问 能否 提供 故障 事件 与 相应 CMU 实例 （ CMU0、 CMU1 和 CMU2） 的 映射关系 ？
从图中可以看出，只有 CMU_FC_0、CMU_FM_1、CMU_FM_2 可以配置为中断；其他中断默认应视为破坏性复位源，而不是标准 CMU 中断。
CMU_FC_0->CMU0
CMU_FM_1->CMU1
CMU_FM_2->CMU2
CMU_FC_3->CORE_CLK_FAIL CMU RESET 复位反应中断
CMU_FC_4->AIPS_PLAT_CLK_FAIL CMU RESET 反应中断
CMU_FC_5->HSE_CLK_FAIL CMU 复位反应中断
CMU_FC_6->CM7_CORE_CLK_FAIL CMU 复位反应中断
2. 此 中断 是否 在 破坏性 RESET 之前 产生 ， 从而允许 在 RESET 发生 之前 进行 软件 干预 ？
不，除非特意配置了 MC_RGM/DCM 破坏性 RESET 中断旁路，否则不会出现破坏性 RESET 行为。
例如：
1. CMU_FC_4 检测到 AIPS_PLAT_CLK 频率超过阈值
↓
破坏性复位已钳位 + 同时发出 IRQ 215
↓ 几乎瞬间
MCU RESET → 从 RESET Vector 重启
↓
软件读取 MC_RGM.DES[AIPS_PLAT_CLK_FAIL] 以识别 RESET 原因
3.选择较低的延迟是否能有效减少消抖/滤波时间，并使时钟故障检测更加灵敏或更快？
该参数与 REF_CNT 相关。
•RCCR[REF_CNT] 值越高，测量窗口越长，从而在监测的时钟检查中实现更高的精度。
• RCCR[REF_CNT] 值越低，测量窗口越短，导致 FHH 和 FLL 事件响应越快，但报告结果的准确性越低。
感谢你的回复。
您能否帮忙解释一下PLL时钟的最大可能偏差是多少？
从数据表中我们得到 FIRC 和 SIRC 的最大允许偏差分别为 5% 和 10%。
请您解释一下PLL的偏差，因为DS中没有提到。
“CMU RESET reaction interrupt”不应被解释为破坏性 RESET 之前的预警中断。对于这些 CMU 故障源，当配置了破坏性 RESET 反应时，RESET 请求和相应的 MC_RGM RESET 反应中断基本上是同时生成的。因此，软件不能依赖于在破坏性重置发生之前进入中断服务例程 (ISR) 并完成恢复操作。
中断是 MC_RGM 复位反应机制的一部分，与可以将适用的复位反应重定向/绕过到中断的配置相关。如果源仍然配置为破坏性复位，则正常的软件策略是允许复位发生，并在重新启动后检查相应的 MC_RGM.DES 状态标志以确定复位原因。
由于锁相环 (PLL) 不适用，因此没有单独的大偏差规范。PLL 输出频率精度等于参考晶体精度，加上一个很小的抖动贡献，数据手册在 PLL 特性表中将其量化为“JPLL_acc”。
各位同事好，
谢谢你的回复。
但我不太理解“重置反应中断”的含义及其用途？
CMU_FC_3->CORE_CLK_FAIL CMU RESET 复位反应中断
CMU_FC_4->AIPS_PLAT_CLK_FAIL CMU RESET 反应中断
CMU_FC_5->HSE_CLK_FAIL CMU 复位反应中断
CMU_FC_6->CM7_CORE_CLK_FAIL CMU 复位反应中断
请问这些中断是否为软件干预提供了机会，以便在产生破坏性RESET之前进行干预？
- 如果答案是肯定的，软件如何介入并阻止或处理重置？
- 如果没有，那么在破坏性复位之后立即发生的情况下，产生这些中断的目的是什么？