2409062_ja-JP

Yes

P2020 消費電力

P2020プロセッサについて質問があります、P2020NXE2KHC。ご助言いただけますでしょうか。データシート（P2020EC rev.3）の34ページに記載されているコア消費電力データに関して、各VDDピン（またはブロック）ごとの消費電力の内訳や割合を示す情報はありますか？

VDDピンは34本あります（ピン番号K10～K20、L10、L20、.....、Y18、Y19、Y20）。例えば、VDD1～VDD7がコア0の約xx%を占め、VDD8～VDD34がコア1の約xx%を占め、AVDD_CORE0がxx%を占め、AVDD_CORE1がxx%を占めるといったデータはありますか？

データシートには、第1コアが100%の利用率で動作し、第2コアが50%の利用率で動作するテスト条件が記載されている。

このことから、各VDDピンまたはブロック間で消費電力に違いが生じるものと推測されます。

事前に感謝いたします。

Re: P2020 Power consumption

P2020NXE2KHC / P2020EC Rev. 3に関して、NXPがVDDピンごとの電力内訳やCore0/Core1の電力パーセンテージを提供しているという証拠は見当たりません。入手可能なデータは、個々のVDDボールや特定のコアへの割り当てとしてではなく、レールレベルの総電力として扱うべきである。

文書化されている内容：

項目	ドキュメントが提供するもの
VDDピン	34個のVDDボールはまとめて「VDD - コア電源」として記載されており、データシートのピン表では、Core0用のVDD1～VDD7とCore1用のVDD8～VDD34に分けられていません。
AVDD_CORE0 / AVDD_CORE1	これらは、それぞれピンF15とF16で、コアPLL0電源とコアPLL1電源として識別されます。
コアパワー表	表5は、定義された周波数、VDD、接合部温度、および電力モード条件におけるP2020コアの消費電力を示しています。例えば、1.05V、125℃の場合、最大電力は800MHzで6.1Wから1333MHzで7.2Wまでとなっています。
表5の適用範囲	NXPのサポートは、表5のP2020コア電力値は両方のコアの価値であり、どちらか一方のコアを倍増させるものではないと説明しました。
入出力電源	表6は、DDR、PCI Express、eLBC、eTSEC、シリアルRapidIO、SGMII、eSDHC、USB、eSPI、DUART、I²C、GPIOなどのインターフェース/ブロックごとの推定I/O電力を示しています。
ピンごとのデータ	NXPのサポートドキュメントには明確に「これらの部品のピンごとのパワー値を生成する予定はありません」と明記されています。

例えば、あなたの例の質問 — 「VDD1からVDD7はCore0のxx%、Core1はVDD8からVDD34、AVDD_CORE0はxx%、AVDD_CORE1 xx%」という質問についてですが、答えはこうです:その割り当てデータは取得したNXPのドキュメント/サポート資料には含まれていません。VDDボールは、コアごとまたはピンごとに個別に指定するのではなく、共通のコア電源ネットワークとして扱うべきである。これは、NXP P2020のリファレンス回路図の注記にも記載されているように、P2020では、シングルコアデバイスとデュアルコアデバイスの両方でVDDピンがすべて共通であるという記述とも一致しています。

あなたの推論は物理的に妥当です。一方のコアが100%の利用率で、もう一方のコアが50%の利用率の場合、ダイ内部の瞬間的な電流分布は完全に均一にはなりません。しかし、公開されているP2020ECのデータには、その内部分布は示されていない。基板レベルの電力設計、レギュレータサイズ、PDN、熱解析では、個々のVDDピンやコアにパーセンテージを割り当てるのではなく、表5のVDD/AVDDコアの総電力と表6の該当するI/O電力推定値を用いてください。

要点:NXPはP2020コアレールの合計電力を提供しており、VDDピンごとやCore0/Core1の割合の内訳ではありません。すべてのVDDピンは、表5の電力値から共通コア電源および設計として扱ってください。