2407091_ja-JP

是

MPC5777C MPUはコア間のタイミング干渉を増加させる可能性があるか？

こんにちは、

MPC5777CでMPUを使うことでメモリアクセス時間が長くなるかどうか知りたいです。具体的には、両方のコアが同時にMPUを通過するアクセスを行う場合にMPUで競合が発生するかどうか知りたいです(例:CPU0がPRAMC_0アクセスを同時に行い、CPU1によるEBIアクセスも同時に行い、両方ともMPU_0)。

ありがとうございます

リカルド

Re: MPC5777C MPU potentially increasing inter-core timing interferences?

こんにちは、

MPUは2つのコア間に追加の競合やレイテンシを生じさせません。MPUは各スレーブポートのアクセスを組み合わせロジックを用いて独立かつ並列に評価します。MPUモジュール内でスレーブポート間で共有リソースやシリアライズは存在しません。

あなたの具体的な例(CPU0がスレーブポート1経由でPRAMC_0にアクセスしMPU_0 CPU1が、CPU1がスレーブポート0 MPU_0経由でEBIにアクセスする場合、両方のスレーブポートが同時にサービスされ、MPU側からの干渉はありません。

実際のインターコアタイミング干渉の原因はXBAR(クロスバースイッチ)であり、2つのマスターが同時に同じXBARスレーブポートをターゲットにした場合にアクセスを仲裁します。PRAMC_0とEBIは異なるXBARスレーブポート（それぞれポート2とポート1）であるため、ご提示のシナリオではXBARレベルでの競合は発生しません。

よろしくお願いいたします。

ピーター

Re: MPC5777C MPU potentially increasing inter-core timing interferences?

下記の資料がお役に立てば幸いです。ところで、なぜタイミングの内容を知りたいのですか？アプリケーション関連のものはありますか?

AN12080:クロックモニターユニット(CMU)– アプリケーションノート

AN12176: MPC5777Cクロックカリキュレータガイド – アプリケーションノート