2405980_zh-CN

Yes

i.MX6ULL REFTOP_VBGADJ 对内部 PLL 和时钟输出的影响

大家好，/亲爱的社区成员们，
我们在产品中使用了 i.MX6ULL，想了解 REFTOP_VBGADJ 的行为。

问题及解决方案：
我们之前遇到过电路板上的 USB 设备识别失败的情况。将 CCM_ANALOG_MISC0n 寄存器上的 REFTOP_VBGADJ 从默认值 (0b000) 更改为 0b110 成功解决了该问题。

问题：
我们的客户询问修改 REFTOP_VBGADJ 是否会对 i.MX6ULL 的内部 PLL 或时钟输出产生任何副作用。
请问有人能解释一下这个设置是否会影响锁相环/时钟电路吗？如果确实如此，我们应该预期模拟行为会受到哪些具体影响或变化？
任何见解或相关文献资料都将不胜感激。
提前致谢，

Re: Impact of i.MX6ULL REFTOP_VBGADJ on Internal PLL and Clock Output

在 i.MX6ULL 上，低压差线性稳压器(LDO) 1.2V 带隙电压高出 30 mV。因此，需要将 REFTOP_VBGADJ（CCM_ANALOG_MISC0n 寄存器）位设置为 2b'110 进行调整。而且它对PLL没有影响。

B.R

Re: Impact of i.MX6ULL REFTOP_VBGADJ on Internal PLL and Clock Output

感谢您的回复。我知道更改 REFTOP_VBGADJ 不会影响 PLL。
感谢您清晰的解释，我获得了所需的所有信息。非常感谢您的支持。
另外，很抱歉回复晚了，因为我不知道怎么回复。