NXPチームの皆様、こんにちは。
私たちはカスタムのi.MX95ベースの設計を開発しています。
当社の設計では、PCIE1 RECCLKはi.MX95 PCIeクロック出力から供給され、PCIE2 RECCLKは外部クロックジェネレーターから供給されています。
PCIE1とPCIE2は異なるREFCLKソースを使用しているにもかかわらず、それらを組み合わせてPCIe x2リンクを形成することは可能でしょうか?
参考のために、簡略化した回路図の一部を添付します。PCIE1 REFCLKとPCIE2 REFCCLKは、カスタム設計で異なるソースから生成されます。
（PCIE1_REF_PAD_CLKは10KΩ終端、PCIE2_REF_PAD_CLK_Pはクロックジェネレータ（U22）から供給されます）
Screenshot 2026-08-17 110108.pngスクリーンショット 2026-08-17 110108.pngよろしくお願いします。
@Louisliyuan
いいえ — i.MX95上のPCIE1とPCIE2は1つのPCIe x2リンクに統合できません。i.MX95 PCIeサブシステムは、x1レーンをサポートする2つのPCIe Gen 3.0インターフェースを持ち、2つのシングルレーンのSerDesコントローラと2つのシングルレーンのPHYを備えています。
つまり、PCIE1とPCIE2は独立したx1 PCIeリンクであり、1つのx2コントローラーが2レーンになるわけではありません。
SO,あなたのカスタムデザインについて:
- PCIE1はi.MX95 PCIeクロック出力/参照クロックアーキテクチャを用いてx1リンクとして動作可能です。
- PCIE2は外部クロックジェネレーターを用いた独立したx1リンクとして動作可能であり、クロック-ジェネレーター差制限300 ppmなどの文書化された別リファレンスクロック要件に従います。
- PCIE1 + PCIE2はi.MX95上で単一のx2 PCIeリンクに統合することはできません