Software summary ------------------------------------------------------------ Bootloader: U-Boot Kernel version: 6.6.138-7.6.1-devel #1 SMP PREEMPT Fri May 8 12:46:27 UTC 2026 Kernel command line: root=PARTUUID=74fae1d2-02 ro rootwait console=tty1 console=ttyLP0,115200 Distro name: NAME="TDX Wayland with XWayland Upstream" Distro version: VERSION_ID=7.6.1-devel-20260728203137-build.0 Distro variant: - Hostname: bmr-verdin-imx95-08828817 ------------------------------------------------------------ Hardware info ------------------------------------------------------------ HW model: Toradex Verdin iMX95 WB on Verdin Development Board Toradex version: 0089 V1.0C Serial number: 08828817 Processor arch: aarch64 ------------------------------------------------------------
Toradex Verdin iMX95を搭載したカスタムキャリアボードをご用意しております。私たちはカスタマイズを施したToradexマルチメディアイメージを実行しています(ベースとなるデバイスツリーはimx95-verdin-wifi-dev.dtsです)。
YES Optoelectronicsのカスタムディスプレイ(7インチ、1024x600)があり、これはMIPI-DSI 4レーンインターフェースです。Raydium rm67191のデバイスツリーとドライバーモデルを出発点として使いました。起動時に電源のタイミングを正しく設定でき、バックライトも点灯し、BISTも動作します(ディスプレイにピンがあり、BIST用に高く引くことができます)ので、ディスプレイは動作していると思います。
4つのデータレーンはすべてシングルエンド動作を示しているが、CLKラインは0ボルトである。電源投入時、CLKラインは約200mVから始まり、その後少しの間1.2ボルトまで上昇しますが、その後0ボルトになり、0ボルトのままになります。
Verdin SoMが動作するのは、RVT70HSDNWCA0ディスプレイをMallowキャリアボードで動作させることができるからです。
ドライバーはプローブを経→てパネルを追加→モードを取得し→準備→有効にします。
もしかして、どこかで時計の電源を入れ忘れたり、設定し忘れたりしているのでしょうか?
CLK信号(P信号とN信号の両方)が0ボルトの場合、それはどういう意味ですか?
私のオーバーレイはこんな感じです
/dts-v1/;
/plugin/;
&mipi_dsi {
status = "okay";
panel@0 {
compatible = "yes,ytc700tlbd";
reg = <0>;
reset-gpios = <&gpio2 17 1>;//GPIO_ACTIVE_HIGH>;
power-supply = <®_vcc_disp_dvdd>;
backlight = <&lvds_backlight>;
dsi-lanes = <4>;
port@0 {
reg = <0>;
panel1_in: endpoint {
remote-endpoint = <&mipi1_panel_out>;
};
};
};
ports {
/delete-node/ port@1;
port@1 {
reg = <1>;
mipi1_panel_out: endpoint {
remote-endpoint = <&panel1_in>;
};
};
};
};
&displaymix_irqsteer {
status = "okay";
};
&dpu {
assigned-clocks = <&scmi_clk 80>, //IMX95_CLK_DISP1PIX>,
<&scmi_clk 18>, //IMX95_CLK_VIDEOPLL1_VCO>,
<&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>;
assigned-clock-parents = <&scmi_clk 19>; //IMX95_CLK_VIDEOPLL1>;
assigned-clock-rates = <0>, <3360000000>, <420000000>;
status = "okay";
};
&pixel_interleaver {
#address-cells = <1>;
#size-cells = <0>;
status = "okay";
channel@0 {
reg = <0>;
status = "okay";
};
};
&display_pixel_link {
status = "okay";
};誰か、iMX95でMIPI-DSIディスプレイを動作させられたか確認できますか?
どんな助けでもいただければ幸いです!
また、私の時計の概要は以下のようになっています。
cat /sys/kernel/debug/clk/clk_summary | grep -iE "mipi|dsi|dpu|display"
ldbpll_vco 0 0 0 4800000000 0 0 50000 Y 4b400000.display-controller ldb_vco
ldb_pll_div7 0 0 0 342857142 0 0 50000 Y 4b400000.display-controller ldb
mipiphypllbypas 0 0 0 420000000 0 0 50000 Y deviceless no_connection_id
disp1pix 1 1 0 46666666 0 0 50000 Y 4b400000.display-controller pix
dispapb 4 5 0 133333333 0 0 50000 Y 4b400000.display-controller apb
camapb 3 6 0 133333333 0 0 50000 Y 4acf0000.dsi pclk
dispocram 1 1 0 400000000 0 0 50000 Y 4b400000.display-controller ocram
dispaxi 1 1 0 800000000 0 0 50000 Y 4b400000.display-controller axi
mipitestbyte 0 0 0 24000000 0 0 50000 Y deviceless no_connection_id
mipiphypllref 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi ref
mipiphycfg 1 1 0 24000000 0 0 50000 Y 4acf0000.dsi cfg目標ピクセルクロックは51.2MHzです。
こんにちは、 @dastotzさん
画面のピクセルクロックを共有してください。
よろしくお願いします、
志明