2398317_ja-JP

是

T2081プロセッサMT29F64G08AECAB NANDフラッシュへのアクセス

こんにちは、

T2081プロセッサを使ってMT29F64G08AECAB NANDフラッシュにアクセスしようとしています。

NANDフラッシュデバイスの総容量は8GBで、CE1(Chip Enable 1)とCE2(Chip Enable 2)はそれぞれCS5とCS6を介してIFCコントローラに接続されています。

CS5はCE1に接続された4GBのNANDフラッシュに使用されます。
CS6はCE2に接続された4GBのNANDフラッシュに使用されます。

このNANDデバイスのXMLフラッシュ構成ファイルは、以下のパスに存在しません。

{CodeWarrior}\PA\bin\plugins\support\Products\ProductData\FPDevices.mwpdb\FP

そこで、Flash Programmer for Power Architectureプロセッサアプリケーションノート(AN4349)という文書を参照して新しいXMLファイルを作成しました。

私には以下の質問があります。

フラッシュプログラマの設定ファイル（.xml）では、NANDフラッシュのサイズを4GB （チップセレクトあたり）に設定すべきでしょうか、それとも8GB （CS5とCS6を合わせたデバイス全体の容量）に設定すべきでしょうか？
CS5の4GBサイズのNANDフラッシュ構成に合わせて、T2081QDS_init_core.tclファイルを修正しました。
製造元IDとデバイスIDを読み取るための診断テストを実行すると、コンソールに次のエラーが表示されます。

参考資料として、T2081QDS_init_core.tclファイルとMT29F64G08AECAB.xmlファイルを添付しました。

設定を確認し、 T2081プロセッサを使ってNANDフラッシュデバイスにアクセスする正しい手順を教えていただけますか?

よろしくお願いいたします。

ヴィマル。

QorIQ T2デバイス

Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor

こんにちは、

現在タイムアウトが発生している可能性が最も高い原因は、 TCL のチップセレクトインデックスの誤り、 IFC クロックの初期化不足、 CSOR ページ/ブロックのジオメトリの不一致、タイミングが厳しすぎる、または正しい NAND ID シーケンスを実装していないアルゴリズムを指す XML エントリです。実際のXMLと修正 T2081QDS_init_core.tcl されたCS5/CS6のセクションを共有してくれれば、フィールドを直接確認して値を登録できます。

フラッシュプログラマのターゲット/チップセレクトごとに4GBを使用し、最初にCS5のみを起動して、IDタイムアウトを8GBのXMLサイズの問題としてではなく、IFCの初期化/アルゴリズム/ジオメトリの問題としてデバッグしてください。

よろしくお願いします。

Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor

こんにちは、 @Bio_TICFSL さん、

ご回答ありがとうございます。

Chip Select 5(CS5)を使って4GBのNANDフラッシュにアクセスしようとしましたが、先ほど述べた問題が依然として解決しています。

参考資料として、 T2081QDS_init_core.tclファイルとテキスト形式のXMLファイルを添付しました。

これらのファイルと設定値をご確認いただき、適切な解決策を教えていただけますか?

よろしくお願いいたします。

ヴィマル。

Re: Accessing MT29F64G08AECAB NAND Flash on T2081 Processor

こんにちは、

前回の返信について、まだご回答をいただいていないため、改めてご連絡いたします。

MT29F64G08AECAB NANDフラッシュのタイミングパラメータに関して、いくつか疑問があります。添付のデータシート画像にあるタイミング表をご参照ください。

NXP T2081 IFCインターフェースでどのNANDタイミングモードを使うべきでしょうか?

これらのタイミング値から、対応する入力クロックサイクルはどのように導き出されるのでしょうか？

NxP T2081プロセッサからIFC経由でNANDフラッシュ(MT29F64G08AECAB)にアクセスする方法について、アドバイスをいただけますか?

よろしくお願いいたします。

ヴィマル。