你好，
我正在与S9KEAZN16AM合作，想了解一下 WDOG 初始化时间的相关问题。
配置
- MCU：S9KEAZN16AM
- 总线时钟：16.777216 MHz
- WDOG 时钟源：1 kHz LPOCLK
- 重置类型：软件重置（SYSRESETREQ）
根据KEA64参考手册，在看门狗解锁序列之后：
“解锁序列完成后，用户必须在 128 个总线时钟周期内重新配置看门狗；否则，看门狗将强制 RESET MCU。”
ppande19_1-1784788705383.pngppande19_1-1784788705383.png
总线时钟频率为 16.777216 MHz：
128 个总线时钟周期 ≈ 7.63 微秒
说明
为了确保可靠运行，我们目前的实施方案需要以下延迟：
软件重置();
SysTick_DelayUs(2500);
禁用中断();
WDOG_Init(&Wdog_cfg);
SysTick_DelayUs(80);
启用中断();
我们发现两个问题：
如果移除或减少Software_Reset() 之后的 2.5 毫秒延迟，看门狗计数器并不总是能正确启动/运行。
如果移除WDOG_Init() 之后的 80 µs 延迟，看门狗配置将无法始终正确应用。
问题
- 128 总线时钟要求是否仅限于解锁后的配置窗口，还是之后还会进行额外的内部同步？
- 使用1 kHz LPO 时钟是否会引入额外的同步延迟？
- RESET后是否存在已知的启动时间要求，可以解释为何需要约 2.5 毫秒？
- 是否有推荐的状态位或轮询机制可以替代固定延迟？
主要令人困惑的是，观察到的延迟（ 80 µs 和 2.5 ms ）明显大于记录在案的128 总线时钟（~7.6 µs）要求所隐含的时序。
任何指导都将不胜感激。
谢谢！
如果在 ICS 完全锁定之前尝试初始化看门狗或运行严格的定时循环，则在该时间段内，实际总线时钟频率会较低或不稳定。较低的实际总线时钟意味着 128 个总线周期将比 7.6 µs 长得多，或者您的初始化序列在硬件外设完全脱离其RESET状态之前执行。约2.5毫秒的延迟使ICS有足够的时间完全锁定并稳定16.777216 MHz总线频率。
你好，
等待约 2.5 毫秒，以便内部时钟源 (ICS) 完全锁定并稳定总线时钟 (16.777216 MHz)。过早初始化看门狗或运行紧密循环会导致时钟不稳定/降低，从而造成时序偏差或在外部设备RESET之前执行。