2397882_ja-JP

[#1]

i.MX 8QuadXPlus / i.MX 8DualXPlus でサイドバンド ECC エラーインジェクションをテストする方法は？

NXPチームの皆様、こんにちは。

私は i.MX 8QuadXPlus / i.MX 8DualXPlusプラットフォーム(40ビットDDR3Lインターフェース、32ビットデータ+8ビットECC)でDDRサイドバンドECC機能をテストしています。

AN13566によると、ECC_REGION_PARITY_LOCKを通じてECCパリティ領域をアンロックし、ECCパリティビットを修正することでインラインECCエラーを注入できます。しかし、サイドバンドECCに関する詳細なエラー注入や検証手順は見つかりませんでした。

AN13566、サイドバンドECCは追加のECCバイトを使用し、コントローラーがDDR読み込み時にこのバイトを確認すると述べています。また、サイドバンドECCは修正可能な単一ビットエラーを検出した後に自動スクラブRMW操作をサポートすることも記載されています。

サイドバンドECCのテスト方法について教えていただけますか?

1. サイドバンドECCには、ハードウェアエラー注入レジスタやデータポイズニングレジスタはありますか？
2. ソフトウェアはどのようにして1ビットの訂正可能な誤りを注入できるのでしょうか?
3. ソフトウェアはどうやって二ビットの修正不可能なエラーを注入できるのでしょうか?
4. どのECCステータスレジスタと割り込み信号をチェックすべきですか？
5. サイドバンドECCのスクラブ操作がデータを修正し、書き戻したことをどうやって確認できますか?
6. 例のコード、テスト手順、またはDDRコントローラーのレジスタシーケンスはありますか?

当社の構成は以下のとおりです。

• SoC: i.MX 8QuadXPlus / i.MX 8DualXPlus
• DDRタイプ:DDR3L
• DDRインターフェース:40ビット、32ビットデータ+8ビットECC

ありがとうございます。