2389683_ja-JP

はい

LS1043AXN8QQB DVFS

親愛なるサポートへ、

お客様はLS1043AXN8QQBプラットフォームを使用し、CPUの動的周波数調整を1.6GHzから800MHz、500MHzに設定しました。CPUが500MHzで動作しているときに、RCUの停止とPCIE通信の異常が発生することが判明した。

RMおよびチップのデータシートによると、LS1043は1GHzから1.6GHzをサポートしています。公式文書には、動的周波数調整でサポートされる最小周波数については記載されていない。500MHzに対応しているかどうかは不明です。

CPU LS1043A正常に稼働しているときに動的周波数調整に対応していますか?

Re: LS1043AXN8QQB DVFS

CPUクロック分周器/cpufreqパスによって500MHzのCPUランタイム動作が実現される場合にサポートされ、CGA PLL自体を1GHz未満に下げることによって実現される場合にはサポートされません。

PCIeの異常について：周波数変更が通常のCPU DFSパスを介して行われる場合、NXPの証拠によれば、CPU周波数のみが影響を受け、AHB/APBは変更されないとのことです。したがって、PCIeはCPU DFSのみによって影響を受けるべきではない。PCIeが異常になった場合、実装がプラットフォーム/SYSCLK/PLL比率も変更していないか確認してください。なぜなら、データシートではプラットフォームクロック設定が有効範囲内に収まることを要求し、適切なPCIe動作のためのPCIeプラットフォームクロック要件が明記されているからです。

LS1043A実行時CPU周波数の500 MHzへのスケーリングをサポートしていますが、CGA PLLは≥1 GHzに保たれ、PCIe/プラットフォームクロックを乱してはいけません。