2389682_ja-JP

[#1]

LS2160A Serdes クロッキング

私はLX2160A SerDes1とRCW SerDesプロトコル2を使用しています。

E～Hレーン：SGMII
レーンA～D：PCIe.2 x4（Gen2のみ）

リファレンスマニュアルによると、すべてのレーンがPLLSを使用しているため、SGMIIとPCIeは同じリファレンスクロックを共有しているはずです。当初は、高速/低速のクロック入力を別々に使用して、SGMIIを125MHz、PCIeを100MHzで動作させたいと考えていましたが、この特定のプロトコルオプションでは両方のプロトコルがPLLSのみを使用するため、同一の基準周波数を共有する必要があります。そのため、現在はSD1のPLLS入力に100MHzのクロックを1つ供給し、PLLFは使用しないことにしました。

RCW以外のSerDes設定を追加することなく、SGMIIとPCIe Gen1/Gen2の両方で単一の100MHz PLLSリファレンスを使用してプロトコル2を実行することは可能ですか？
SGMIIとPCIeが同じPLLSを共有する場合、プロトコル固有の問題（ジッター、SSCなど）は発生しますか？
私のSGMIIリンクパートナーは、独自のローカル125MHzリファレンスを使用するLAN9645です。SGMIIはCDRを使用するため、片側が100MHz、もう片側が125MHzから生成される場合でも、両方とも正しい1.25Gbaudの回線速度を生成する限り、それは正常な動作なのでしょうか？
プロトコル2はPLLFを使わないので、SD1の高速参照クロック入力は接続せずに放置してもよいのでしょうか、それとも駆動し続けるべきでしょうか?