2373164_ja-JP

Yes

i.MX RT1176 - SDRAMからのデュアルコアXIPおよびCM4コード実行

NXPサポートチーム様

私たちはi.MX RT1176プロセッサを使用しており、CM7コアとCM4コアの両方を使用する予定です。両方のプログラムイメージは、FlexSPI1を介して接続された単一のQSPIフラッシュに保存されます。

質問が2つあります。

1. デュアルコアXIP
CM7とCM4の両方が、同じQSPIフラッシュから同時にXIP（Execute in Place）操作を実行できるかどうかを知りたいです。
RT1176では、単一のFlex SPIフラッシュからのデュアルコアXIPの同時実行はサポートされていますか？
両方のコアが同じフラッシュインターフェースから同時に命令を取得する場合、パフォーマンスやバスアービトレーションに関して考慮すべき点はありますか？
この構成を示すNXP SDKのサンプルやアプリケーションノートはありますか？

2. SDRAMからのCM4コード実行
ほとんどの例では、CM4イメージをITCM RAMにロードして実行していることがわかっています。しかし、CM4上でより負荷の高いタスクを実行する予定であり、ITCMが提供する以上のコード領域が必要になる可能性があります。CM4コアは、ITCMではなくSDRAM（SEMC経由）からコードを実行することは可能でしょうか？もし可能であれば、このアプローチを扱ったサンプルやアプリケーションノートはありますか？

何かアドバイスをいただければ幸いです。

よろしくお願いします、

カリクスト・システムズ株式会社

Re: i.MX RT1176 - Dual-core XIP and CM4 code execution from SDRAM

NXPサポート様、こんにちは。

これらの質問に関して、何か最新情報やガイダンスがあるかどうか確認させてください。

ご回答をお待ちしています。