2368363_ja-JP

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

2368363_ja-JP

2368363_ja-JP

NXP製SoM(Layerscape SoC)におけるDDRの立ち上げ

数か月後には、私の会社では新しいSoM(NXP LS1028 SoCをベースに構築)の立ち上げ準備が整う予定です。そこで、経験豊富な開発者であるあなたから知識を伺いたいのですが、DDRの立ち上げはどのように進めていますか?私たちはどのようなツールを使用していますか?DDRの初期化はどのように行いますか?どのような手順を実行しますか?DDRに関してよくある落とし穴は何ですか?注意すべき点は何ですか?

Re: DDR bring-up on NXP based SoM (Layerscape SoC)

DDR検証については、 QCVS_DDR_User_Guideを参照してください。

QCVS検証が正常に完了したら、「プロセッサエキスパートコードの生成」アイコンをクリックして、\\Generated_Code\ddr_init1.cに最適なタイミングパラメータを生成します。最適化されたタイミングパラメータをATFのddr_init.cに統合します。

 

QCVS DDRは、CodeWarrior Developer Suite Levelに含まれるツールの1つです。

以下のリンクから、CodeWarrior Developer Suite Level Evaluation Editionをダウンロードすることもできます。

https://www.nxp.com/design/software/development-software/codewarrior-development-tools/codewarrior-n...

評価版は無料で利用できますが、利用期間に制限があります。

 

デバッグツールは、LS1028AカスタマーボードとCodeWarrior Developer Suite Levelを接続するために使用されます。ツールは以下のリンクから入手できます。

https://www.nxp.com/design/design-center/development-boards-and-designs/CW_TAP

CodeWarrior TAP高性能プローブベースユニットは、イーサネットとUSBに対応しています(プローブチップは別売りです)。

CWH-CTP-BASE-HE

CWH-CTP-CTX10-YE

Layerscapeプロセッサ(Coretex 10ピン)

 

DDRレイアウトはAN5097に従う必要があります。

AN5097、DDR4 SDRAMメモリインターフェースのハードウェアおよびレイアウト設計に関する考慮事項

Tags (1)
No ratings
Version history
Last update:
a week ago
Updated by: