2364799_ja-JP

はい

S32G2 HSE — MコアとAコア間でNVMキーカタログを共有する

こんにちは、

私はS32G274A（RDB2ボード）上でのキープロビジョニングワークフローに取り組んでいます。
ここで、Mコア（Cortex-M7）とAコア（Cortex-A53、Linux BSPを実行）
HSE NVMキーカタログを共有する必要があります。私は確認したいのですが
以下のシナリオがサポートされています。

== 想定されるシナリオ ==

1. Mコア（ベアメタルアプリケーション）の場合：
- HSE_FormatKeyCatalogs() を呼び出して、NVM/RAM キーカタログを作成します。
- 初期キーセット（例：AES-128キー2個）をNVMスロットにインポートします。
HSE_ImportKey() を使用します。
- この手順は、一度限りのプロビジョニングを目的としています。

2. Aコアの場合（Linux、libhse / UIO HSE MUドライバ経由）：
- 別のMUチャネル（例：MU0）を介して同じHSEインスタンスにアクセスします。
- ランタイム操作には、M-coreによってプロビジョニングされたキーを使用します。
（HMAC、AES暗号化など）
さらに、同じNVMカタログに別のキーをインポートします。
これはMコアによってフォーマットされたものです。

== 質問 ==

Q1. コア全体におけるカタログの可視性：
1つのコア（例えば、MU3経由のMコア）によって作成されたキーカタログは表示されますか？
また、別のコア（例えば、MU0を介したAコア）でも使用可能ですか？
それとも、各MUインスタンスはカタログの独立したビューを持っているのでしょうか？

Q2. 同一カタログへのクロスコアキーインジェクション：
M-coreがNVMカタログをフォーマットし、キーをインポートした後、
A-coreは、同じNVMキーグループにキーを追加インポートできますか？
別のMUチャネル経由でHSE_ImportKey()を使用する？
アクセス制御の制限はありますか（例：MUごとの所有権、
これを防ぐためのSMRフラグはありますか？

Q3．粘り強さと一貫性：
クロスコアインジェクション後、キーは正しく保持されますか？
電源のオンオフ？NVMの破損や不整合のリスクはありますか？
異なるコアから異なるタイミングで鍵が書き込まれる場合？

Q4．推奨される設計パターン：
上記の想定シナリオが直接サポートされていない場合、
以下のユースケースに推奨されるパターンは？

- M-coreは、一度限りのプロビジョニング（カタログ形式＋初期キー）を実行します。
- A-core は実際のランタイムキーマネジメント (追加の
カタログを使用してキーのインポート、キーの更新、ECUキーの配送を行う
既にMコアによって作成済みです。

== 環境 ==

- 対象: S32G-VNP-RDB2 上の S32G274A
- HSEファームウェア: HSE_DEMOAPP_S32G2XX_0_2_86_0
- Mコア：Cortex-M7_0、ベアメタル、S32 Design Studioで構築
- Aコア：Cortex-A53、NXP Linux BSP（libhseおよびUIO HSE MUドライバを含む）を実行
- MUの割り当て（現在の計画）：
- M-coreはMU3（または利用可能な別のMUインスタンス）を使用します
- AコアはMU0を使用します

これに関するガイダンス、参考ドキュメント、またはサンプルコードはありますか？
マルチコアHSE共有シナリオがあれば大変ありがたいです。

ご支援ありがとうございます。

私たちはbsp36を使用しています

#hse、#s32g2、#マルチコア