2349303_ja-JP

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

2349303_ja-JP

2349303_ja-JP

T2081 SGMIIは電源の再投入後に動作しなくなります。

件名:電源再投入後のT2081 SGMIIの問題

こんにちは、

私は、RCW構成がDEに設定され、SGMIIがSerDesレーン7に構成されているT2081プロセッサで作業しています。

電源投入直後、SGMIIインターフェースは正常に動作し、問題なくリンクが確立されます。しかし、電源サイクル(電源をオフにしてからオンにする)を実行すると、動作が不安定になる。

  • SGMIIリンクが確立されたようです(リンクがUPとして検出されます)。
  • しかし、ネットワーク通信が失敗します(pingが通りません)。
  • 2~3回電源を入れ直すと、インターフェースは再び正常に動作するようになります。
  • その後、電源のオンオフを繰り返すたびに、この問題が断続的に発生する。

この挙動はデターミニスティックではなく、ランダムに見える。

その他詳細:

  • この基板は伝導冷却式のヒートシンクを使用しています。
  • サイクル間で構成に変更は加えられません。
  • この問題は電源のオンオフ後にのみ発生し、初期起動時には発生しません。

考えられる原因の特定やデバッグ手順の提案にご協力いただけますでしょうか?
よろしくお願いいたします。
ラビンドラ・アルミリ。

QorIQ T2デバイスRe: T2081 SGMII is not working after a power cycle.

こんにちは、

T2081 SGMIIインターフェースで発生している、電源再投入後にリンクが「UP」状態であるにもかかわらずデータが流れない(pingが応答しない)という不安定な動作は、プロセッサのSerDes/FMan(フレームマネージャ)と外部PHY間の同期またはリセットタイミングの不一致が原因であることが多いです。
 
考えられる原因
  • SerDes リセット/再初期化が不完全: 電源サイクル中に残留電圧または不適切なリセットタイミングにより、SerDes PLL またはレーンが未定義の状態になることがあります。SerDesが、内部PHY/PCS(物理符号化サブレイヤー)が完全に同期する前にリンクが確立されたと判断した場合、FManはパケットをサイレントに破棄します。
  • PHY ストラップイン/初期化の不一致: PHY は、コールドブートと比較して、電源サイクルの急速な移行中に誤ったブートストラップ値をラッチしている可能性があります。これにより、PHYがMACへのリンクを報告しているにもかかわらず、内部のSGMII自動ネゴシエーションが実際には完了していない状態が発生する可能性があります。
  • FMan クロック/ソフトリセットの問題: T2081 の既知のエラータ (A-007273 など) によると、特定の イーサネット MAC クロックが移行中に無効または不安定になると、FMan ソフトリセットが正しく完了しない可能性があります
  • 電圧/電力シーケンス: 伝導冷却ヒートシンクを使用しているため、電源サイクル中の熱膨張と収縮により、特に SerDes PLL 電源フィルタで、はんだ付け不良や電力供給の問題が明らかになることがあります。
 
推奨されるデバッグ手順
  1. CDRロックの確認:SerDesレーン制御およびステータスレジスタを読み取ります。pingが失敗した場合はCDR_LCKビットを確認してください 。設定されていない場合、リンク層が接続が確立されていると判断していても、SerDesは受信データストリームをロックしていません。
  2. SGMIIステータスレジスタの検証:SGMII MDIOレジスタ空間にアクセスします。具体的には、MDIO_SGMII_SR(ステータスレジスタ)をチェックして、リンクステータスがPCSレベルで本当に有効かどうかを確認します。
  3. ループバックテストを実行します。問題がSerDesまたはPHYのどちらにあるかを特定するには、 LaneBTCSR3[LPBK_EN]=01 を設定して内部ループバックを有効にします。ループバック経由でpingできる場合は、問題は外部(PHYまたは信号完全性)にある可能性が高いです。ループバックが失敗した場合は、問題はT2081 SerDes/FManの内部にあります。
  4. レジスタダンプ: 「合格」CASEと「不合格」CASEでSerDes、PCS、およびFManレジスタの完全なダンプを実行して、電源サイクルによって引き起こされる構成のずれを特定します
  5. 電源レールを監視します: オシロスコープを使用して、電源サイクル中に SerDes PLL 電源レーンをプローブし、初期起動時と異なる可能性のあるグリッチや遅い立ち上がり時間を確認します。

よろしくお願いします。

Re: T2081 SGMII is not working after a power cycle.

こんにちは、

別の掲示板でも同じ問題を確認しました。この場合、PCIブリッジが検出されていません。

どちらのシナリオにおいても、問題は高温時のみ発生する。

温度が60℃に達する前に電源を再起動すれば、システムは正常に動作します。しかし、温度が60℃を超えた後にハードリブート(電源のオンオフ)を実行すると、ボードによって動作が異なります。

  • 一方の基板では、 SGMII(SerDes経由で接続)が機能しません。
  • もう一方のボードでは、 PCIブリッジが検出されません

よろしくお願いいたします。
ラビンドラ・アルミリ

Tags (1)
No ratings
Version history
Last update:
‎04-16-2026 02:32 AM
Updated by: