2345170_zh-CN

Cortex-M 上边缘 AI 的确定性亚微秒功能安全层（1.18 微秒延迟）

大家好，

我想与大家分享一个项目，该项目设计用于资源有限的 MCU（如 STM32、LPC 和 i.MX 系列）上的关键任务边缘人工智能。

MicroSafe-RL 是一种确定性 C++ 功能安全拦截器，位于人工智能代理和硬件执行器之间。它能防止在强化学习探索过程中或因传感器漂移而损坏硬件的不安全指令。

技术亮点：

延迟：在 72MHz 的 Cortex-M3 上使用 1.18 微秒 (WCET)。

内存：恰好是 20 字节的 RAM，零动态分配（无 malloc）。

逻辑O(1) 确定性执行。

功能安全：使用 EMA 和 MAD 统计分析来实时检测硬件偏差。

该项目方法目前正在《电气和电子工程师学会航空航天与电子系统论文集》（手稿编号：TAES-2026-1001）上接受评审。

我希望社区能就进一步符合 MISRA-C 标准和针对特定硬件的优化提出反馈意见。

GitHub:https://github.com/Kretski/MicroSafe-RL
Zenodo DOI: 10.5281/zenodo.19019599