こんにちは
MIMX8ML8CVNKZAB と 2 つの DDR4 (8GBit 512M x 16) バスを搭載したボードの設計が完了しました。ボードを組み立てる準備をしており、組み立てられたボードをもうすぐ受け取る予定です。
SoCとDDR間の通信をチェックする準備をしていたところ、mscale_ddr_tool_v3.31で次のコメントを見つけました。
MSCALE_DDR_Tool_User_Guide.pdf ドキュメント:
1. ターゲット ボードを PC ホストに接続します。
ホスト コンピューターからの UART ケーブルを MX8MSCALE デバッグ UART に接続します。
デバッグ UART に関しては、この SoC には UART1 から UART4 があります。デバッグ UART を使用する場合、指定されたポートはありますか?もしそうなら、それをどのように指定するか知っていますか?
一般的な i.MX8M Plus プラットフォームのデフォルトのデバッグ UART
A53 は uart2 をデバッグ ポートとして使用し、M7 は uart4 をデバッグ ポートとして使用します。
次の条件を満たす限り、4 つの UART (UART1 ~ UART4) のいずれかをデバッグ UART として選択できます。
以下のリンクをご参照ください。
返信が遅くなり申し訳ありません。ご回答ありがとうございました。大変参考になりました。
i.MX8MP (865) DDRコントローラ構成スプレッドシート(MX8M_Plus_DDR4_RPA_v10.xlsx)でデバッグUARTポートを指定することで、UART接続を確立することができました。
MX8M_Plus_DDR4_RPA_v10.xlsxについては、以下のリンクを参照しました。