2290411_zh-CN

はい

使用 GPIO 引脚进行以太网物理 RESET

我正在尝试使用外部以太网，但我无法配置物理 RESET。作为一种解决方法，我已经实现了一个外壳脚本来切换phy-reset并重新启动imx93，在这种情况下，以太网可以正常工作。当我尝试在设备树中配置与物理RESET相同的 gpio（GPIO2_IO27）时，它不起作用。用示波器测量时，我没有看到引脚切换。我做错了什么？这是我的设备树的一部分

fecgrp {

fsl、引脚 =<0xf8 0x2a8 0x00 0x00 0x00 0x57e 0xfc 0x2ac 0x00 0x00 0x00 0x57e 0x100 0x2b0 0x00 0x00 0x00 0x57e 0x104 0x2b4 0x00 0x00 0x00 0x57e 0xf4 0x2a4 0x00 0x00 0x00 0x58e 0xf0 0x2a0 0x00 0x00 0x00 0x57e 0xe4 0x294 0x00 0x00 0x00 0x57e 0xe0 0x290 0x00 0x00 0x00 0x57e 0xdc 0x28c 0x00 0x00 0x00 0x57e 0xd8 0x288 0x00 0x00 0x00 0x57e 0xec 0x29c 0x00 0x00 0x00 0x58e 0xe8 0x298 0x00 0x00 0x00 0x57e 0x7c 0x22c 0x00 0x00 0x00 0x91e> ；

phandle =<0x3f> ；

};

ethernet@42890000 {

兼容 ="fsl,imx93-fec","fsl,imx8mq-fec" ；

reg =<0x42890000 0x10000> ；

中断 =<0x00 0xb3 0x04>,<0x00 0xb4 0x04>,<0x00 0xb5 0x04>,<0x00 0xb6 0x04> ；

clocks =<0x07 0xb6>,<0x07 0xb6>,<0x07 0x5d>,<0x07 0x5f>,<0x07 0x60> ；

clock-names ="ipg","ahb","ptp","enet_clk_ref","enet_out" ；

status ="okay" ；

pinctrl-names ="默认" ；

pinctrl-0 =<0x3f> ；

phy-mode ="rgmii-id" ；

phy-handle =<0x40> ；

};

ethernet@428a0000 {

compatible ="nxp,imx93-dwmac-eqos\0snps,dwmac-5.10a" ；

reg =<0x428a0000 0x10000> ；

中断 =<0x00 0xb8 0x04 0x00 0xb7 0x04> ；

中断名 ="macirq\0eth_wake_irq" ；

时钟 =<0x07 0xb7 0x07 0xb7 0x07 0x5e 0x07 0x5c 0x07 0xb7> ；

clock-names ="stmmaceth\0pclk\0ptp_ref\0tx\0mem" ；

分配的时钟 =<0x07 0x5e 0x07 0x5c> ；

assigned-clock-parents =<0x07 0x06 0x07 0x04> ；

分配的时钟频率 =<0x5f5e100 0xee6b280> ；

intf_mode =<0x27 0x28> ；

snps,clk-csr =<0x05> ；

nvmem-cells =<0x42> ；

nvmem-cell-names ="mac-address" ；

status ="okay" ；

pinctrl-names ="默认" ；

pinctrl-0 =<0x43> ；

phy-mode ="rgmii" ；

phy-handle =<0x44> ；

phandle =<0xb3> ；

mdio {

compatible ="snps,dwmac-mdio" ；

#address-cells =<0x01> ；

#size-cells =<0x00> ；

时钟频率 =<0xf4240> ；

ethernet-phy@0 {

兼容 ="ethernet-phy-ieee802.3-c22" ；

reg =<0x00> ；

eee-broken-1000t；

reset-gpios = <0x13 0x07 0x01>;

reset-assert-us = <0x2710>;

reset-deassert-us = <0x186a0>;

mxl-8611x,led0_cfg =<0x2600> ；

mxl-8611x,led1_cfg =<0x70> ；

phandle =<0x44> ；

};

ethernet-phy@5 {

兼容 ="ethernet-phy-ieee802.3-c22" ；

reg =<0x05> ；

reset-gpios = <0x15 0x1b 0x01>;

reset-assert-us = <0x2710>;

reset-deassert-us = <0x13880>;

phandle =<0x40> ；

};

Re: ethernet phy-reset using GPIO pin

你好，@Chavira、

我使用的是 Variscite 的 VAR-SOM-MX93。我不知道到底运行的是什么版本的电路板支持包。
我正在附上设备树；它是从 Variscite 原始设备树中自定义的。

Re: ethernet phy-reset using GPIO pin

你好，@Eduardo-S-Oliveira、

感谢您联系恩智浦支持中心！

能否请您提供以下信息，以便我们更好地分析问题？

你正在使用哪个电路板支持包版本？
你能分享你的设备树文件吗？

这些信息将帮助我们重现设置并更有效地调查问题。

致以最崇高的敬意，
Chavira

Re: ethernet phy-reset using GPIO pin

你好，@Eduardo-S-Oliveira、

查看设备树后，配置本身看起来正确；但是，PHY RESET GPIO 当前配置为高电平有效。

在节点 ethernet-phy@5 中，您有

reset-gpios = <0x15 0x1b 0x00>;

第三个值 (0x00) 表示 GPIO_ACTIVE_HIGH，这意味着当 GPIO 被驱动到高电平时，RESET信号会被钳位。

如果您的硬件预计 PHY RESET 处于低电平状态，则应将此行更改为：

reset-gpios = <0x15 0x1b 0x01>;

这会将复位 GPIO 设置为 GPIO_ACTIVE_LOW，因此当信号处于低电平时，将钳位 RESET。

你期望在 PHY 方面出现什么 RESET 行为？

最诚挚的问候，
查维拉