NXPチームの皆様
CPU i.mxrt1176CVM8A。
私のアプリケーションには、Core m4 モーター制御アプリケーションと Core m7 リアルタイム アプリケーションがあります。
コア m7 GPIO13 とコア m4 GPIO9 から同時にアクセスすると、GPIO9 へのアクセスは 31µs 以上遅延されます。
データシートの13.1章と2.1.2章にシステムバスダイアグラムの以下の情報
LPSRMIX マスターが GPIO13 にアクセスしている場合、XB は現在の LPSRMIX マスター アクセスが完了するまで、すべての AIPS4 ペリフェラルへの WAKEUPMIX マスター要求を保持します。GPIO13 アクセスは電力を節約するために SNVS ドメインにあるため 32 K クロックに基づいており、これらの WAKEUPMIX マスター要求は 31µs 以上保持される可能性があります。
AIPS4 から GPIO13 (LPSRMIX-Domin) 間のコア m7 からの遅延は理解していますが、コア m4 から GPIO-SOC への直接経路での GPIO9 (WAKEUPMIX) ピン GPIO_AD_31 までの 31µs を超える遅延は理解していません。
添付ファイルに、緑と青の通信でマークしたバス図があります。
どうか助けてください。この遅延により、モーター制御サイクルに問題が発生します。
こんにちは、パブロさん。
迅速なご対応ありがとうございます。
cortex m7はマスターで、メインクロックは792.000.000Hzです。
Cortex m4のメインクロックは392.727.258 Hzです。
バスクロックルートは240MHz
バスLPSRクロックルートは160MHzです
設定ファイルも添付されていますのでご確認ください。
よろしくお願いします、
アンドレアス
こんにちは@AndreasL 、
バスダイヤグラムの添付ファイルが見れません。もう一度送っていただけますか？
Cortex の構成は何ですか?
両方の Cortex の速度はどれくらいですか?
よろしくお願いします、
パブロ
こんにちは@AndreasL 、
情報をありがとうございます。
GPIO13 レジスタにアクセスしている間、LPSR ドメイン バスは保留になります。
この場合、GPIO9 は LPSR ドメインの一部であるため、M4 コアから GPIO9 への通信は、M7 コアが GPIO13 レジスタへのアクセスを完了するまで待機する必要があります。
i.MX RT1170 クロスオーバー プロセッサ データ シートの表 3: i.MX RT1170 モジュール リストを参照してください。
モータ制御サイクルの実装がこの動作の影響を受けている場合は、GPIO13 以外の GPIO を使用してみてください。
よろしくお願いします、
パブロ