MCXN547VNLT をベースにした専用ボードをデバッグしています。
MCU の電源投入シーケンス中に、SRS レジスタに「kCMC_PORReset」フラグが表示されません。
SO、MCU リセット信号を調べたところ、ピンに 2 つのリセットがあることがわかりました (添付のオシログラムを参照してください。青い信号はピン リセットで、黄色い信号は VCC です)。
他にも同様の問題に遭遇し、解決した人はいますか?
この問題により、アプリケーションで MCU の最初の電源投入を検出できなくなります。
ご協力ありがとうございます。
私たちのデザインでは、VDD_P2、VDD_P4、VDD_ANA、および VDD_BAT ピンが VDD に接続されています。VDD_P3 は浮いた状態のままです (ポート P3 は使用されません)。
VDD_CORE は VDD よりかなり遅れて上昇します (添付のオシログラムを参照: チャネル 2 = MCU_RESET_B ピン、チャネル 1 = VDD、チャネル 3 = VDD_CORE)。
リセット ピンには、100nf の静電容量と 10K の抵抗があります (100 オームの抵抗器 R193 とスイッチ SW1 は存在しません)。
こんにちは@placさん、
問題がハードウェアに関連しているかどうかを正確に判断するために、設計がデータシートの 2.5 章に記載されている必要なシーケンスに従っていることをご確認ください。
BR
ハビブ
こんにちは@placさん、
MCU_RESET_B がこのように動作する理由は、リセット中に、MCU が初期化を完了するまで RESET_b が低く駆動され、その時点で RESET_b ピンが解放されるためです。RESET_b ピンが外部でアサートされると、RESET_b 入力がハイにプルされるまで MCU はリセット状態のままになります。RM の「ソースをリセット」と呼ばれる章 38.3.5.1 で説明されているとおりです。
より良いサポートを提供するために、以下の情報をご提供いただけますでしょうか?
- CMC レジスタを読み取るために使用しているコードとそれが返す値。
- 以前はSRS[POR]ビットを観察できましたか?もしそうなら、ソフトウェアまたはハードウェアで行った変更を共有していただけますか?
BR
ハビブ
こんにちは、
RESET_b ピンは、RC ネットワークによって VDD が適用される場合を除き、外部から制御されません。前回の返信で提供したオシログラムを見ると、RESET_b ピンが ROM コードによって強制的にローに設定されていることがわかります。
CMPA 領域パラメータを無効にしてテストを実行しました。これを実行するには、BOOT_CFG [HEADER] レジスタをクリアします。これを行うと、ダブルリセットがなくなり、SRS[POR]ビットが1に設定されていることがわかります。
SO、CMPA リージョン構成が正しくないということでしょうか?この問題に対する説明はありますか?
ありがとう。
セキュリティ リファレンス マニュアルを読んでみたところ、CMPA[FLASH_REMAP_SIZE] フィールドがゼロに設定されていないことに気付きました。このフィールドをゼロに設定すると、この二重リセットは発生しなくなります。理由を説明していただけますか?SRM文書の8.3.1.1.1章では答えは明確ではありません。ブートフロー。
こんにちは@placさん、
CMPA は特定のブート動作を制御するように設計されており、誤った構成によりブート フロー中に予期しないリセットが発生する可能性があります。観察された問題は、MCU が異なる方法でリセットされる原因となったブート シーケンスのエラーに関連している可能性があります。
これを防ぐには、CMPA を独自の構成で上書きすることができます (既に上書きされていると思います)。詳しい情報については、『セキュリティ リファレンス・マニュアル』の第 8.5 章「顧客製造/工場プログラマブル領域 (CMPA)」を参照してください。
BR
ハビブ