2259298_ja-JP

はい

フラッシュプログラムターゲットメモリアドレス

フラッシュプログラマーでは、フラッシュアルゴリズムを見つけるためにターゲットメモリアドレスを指定する必要があります。このアドレスは通常、フラッシュアルゴリズムをメモリの先頭、または小さな SRAM メモリスペースやプロセッサに配置するために 0 になります。PPC ターゲットの場合、例外ベクター (IVOR) テーブルは通常、同じ低メモリ領域に配置されます (スクリプト xx_init_SRAM.tcl に従って)。フラッシュアルゴリズムは、ターゲットメモリアドレスを 0 に指定するときに、例外ベクトルによるオーバーレイをどのように回避するのでしょうか。

T1024 プロセッサの IFC にコネクテッドされた NOR デバイスをフラッシュプログラミングしています。時々、JTAG ログに「コアが応答していません」というエラーが表示され、フラッシュプログラマーが「メモリアドレスを読み取れません...」と表示して失敗します。私はシンプルな SRAM 接続を使用しており、T1024 の CPC は 256k です。なぜこのようなエラーが繰り返し発生するのかを理解しようとしています。現在、フラッシュプログラムアルゴリズムがプロセッサのセットアップに干渉して例外などが発生しているのではないかと疑っていますが、さらに情報が必要です。エラー発生率はフラッシュプログラミング試行の約 50% です。

ここに何らかの助言やアドバイスがあれば感謝します。

よろしくお願いします。

Re: Flash program target memory address

AN4948に従ってください。

CodeWarrior Power Architecture用フラッシュプログラマ

よろしくお願いします。

Re: Flash program target memory address

こんにちは。返信ありがとうございます。私はフラッシュプログラマーのセットアッププロセスに精通しています。上記の文書には私の質問に答えるものが何もありません。フラッシュアルゴリズムと PPC 例外ベクトルの両方がアドレス 0 に固定されている場合、プログラミング中にそれらが互いに干渉しないようにするにはどうすればよいでしょうか。ありがとう

Re: Flash program target memory address

AN4948、3.1、図 3. ターゲットタスクの詳細、ターゲット RAM -> アドレスを変更しましたか?

よろしくお願いします。