我想降低 i.MX8ULP 的 A 核频率和 DDR 频率。
请指导我如何实现这一目标,需要修改哪些寄存器或配置?
你好
你可以看看下一个应用笔记(4.3 使用 DVFS):
顺祝商祺!
我使用了 DVFS,想降低 A 核 CPU 频率。目前,频率显示在 808 兆赫左右,我希望尽可能降低频率。
以下是我收到的日志:
root@imx8ulp-9x9-lpddr4-evk:~# echo 1 > /sys/devices/platform/imx8ulp-lpm/enable [ 467.490570] DDR enter low frequency mode root@imx8ulp-9x9-lpddr4-evk:~# mhz 808 MHz, 1.2392 nanosec clock
能否请您指导我如何降低 A 核频率,以及需要更改哪些设置或配置?
谢谢。
你好
根据应用笔记,你需要使用 imx8ulp-evk-nd.dtb 设备树,但正如我在你的日志中看到的那样,你使用的是 9x9 板,我们没有设备树来进行更改。
你可以用它作为参考来修改你的设备树然后重试:
https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx8ulp-evk-nd.dts
顺祝商祺!
root@imx8ulp-9x9-lpddr4-evk:~# echo 1 > /sys/devices/platform/imx8ulp-lpm/enable
root@imx8ulp-9x9-lpddr4-evk:~# mhz
655 MHz, 1.5267 nanosec clock
根据参考,我更新了我的 .dts文件,现在我可以将 A 核频率降至 650 MHz。我希望进一步降低 A 核频率,最好降到 200 MHz 左右。请指导我如何实现这一目标?
你好
遗憾的是,我们没有文件说明如何将 Cortex - A 内核的频率降至 650 MHz 以下。
根据应用笔记,正在使用VDD_DIG1/2(最低工作频率)的最低工作电压,我们的工程师在您之前的文章中评论说,PLL不会提供更低的频率。
您可以尝试手动修改 PLL 寄存器。
顺祝商祺!
你好,@JorgeCas
谢谢你的澄清。据我所知,650 MHz 是 Cortex-A 内核 PLL 支持的最低记录频率。
为了进一步降低功耗,我想尝试手动修改 PLL 配置。请问 i.MX8ULP 上控制 Cortex-A 时钟的 PLL(寄存器或时钟路径)是哪个,在尝试将频率降至 650 MHz 以下时是否有任何建议设置或限制?
任何有关安全修改 PLL 寄存器的指导或参考文档,将不胜感激。
致以最崇高的敬意,
Yash
你好,@JorgeCas、
我想问一下我之前提出的关于通过修改 i.MX8ULP 上的 PLL 配置将 Cortex-A 内核频率降至 650 MHz 以下的问题。我想看看你是否有机会审查它。如能得到任何指导,将不胜感激。
谢谢,
Yash