i.MX8ULP の A コア周波数と DDR 周波数の両方を下げたいです。
これを実現する方法と、どのレジスタまたは構成を変更する必要があるかを教えてください。
こんにちは、
次のアプリケーションノート (4.3 DVFS の使用) を参照してください。
よろしくお願いいたします。
こんにちは@JorgeCas
DVFS を使用しており、A コアの CPU 周波数を下げたいと考えています。現在、周波数は808MHzあたりを表示しており、これをできるだけ下げたいと思っています。
以下は私が取得したログです:
root@imx8ulp-9x9-lpddr4-evk:~# echo 1 > /sys/devices/platform/imx8ulp-lpm/enable [ 467.490570] DDR enter low frequency mode root@imx8ulp-9x9-lpddr4-evk:~# mhz 808 MHz, 1.2392 nanosec clock
A コア周波数を下げる方法と、どの設定または構成を変更する必要があるかを教えてください。
ありがとうございます。
こんにちは、
アプリケーションノートによると、imx8ulp-evk-nd.dtb デバイス ツリーを使用する必要がありますが、ログを見ると、9x9 ボードを使用しているため、変更を行うためのデバイス ツリーがありません。
これを参考にしてデバイスツリーを変更し、もう一度試してください。
https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx8ulp-evk-nd.dts
よろしくお願いいたします。
ありがとう@JorgeCas
root@imx8ulp-9x9-lpddr4-evk:~# echo 1 > /sys/devices/platform/imx8ulp-lpm/enable
root@imx8ulp-9x9-lpddr4-evk:~# mhz
655 MHz, 1.5267 nanosec clock
参考までに、.dtsを更新しましたファイルを変更し、A コアの周波数を 650 MHz まで下げることができるようになりました。A コアの周波数をさらに下げて、理想的には 200 MHz 程度にしたいと思っています。これを実現する方法を教えてください。
こんにちは、
残念ながら、Cortex - A コアの周波数を 650 MHz 未満に下げる方法についてのドキュメントはありません。
アプリケーション ノートによると、最小動作電圧 VDD_DIG1/2 (最小動作周波数) で動作しており、弊社のエンジニアは前回の投稿で、PLL ではより低い周波数は提供されないとコメントしました。
PLL レジスタを手動で変更してみることもできます。
よろしくお願いいたします。
こんにちは、 @JorgeCas
ご説明ありがとうございます。Cortex-A コアの PLL でサポートされる最も低い周波数は 650 MHz であると理解しています。
消費電力をさらに削減するために、PLL 構成を手動で変更することを検討したいと思います。i.MX8ULP 上の Cortex-A クロックを制御する PLL (レジスタまたはクロック パス) と、周波数を 650 MHz 未満に下げる場合に推奨される設定や制約があるかどうかを教えてください。
PLL レジスタを安全に変更するためのガイダンスやドキュメントがあれば、大変助かります。
よろしくお願いします、
ヤシュ
こんにちは@JorgeCas 、
i.MX8ULP の PLL 設定を変更して Cortex-A コア周波数を 650 MHz 未満に下げることに関する以前の質問を確認します。レビューする機会があったかどうか確認したかったのです。どのようなご指導でもいただければ幸いです。
ありがとう、
ヤシュ