こんにちは、チーム
S32G2 の SerDes 構成について質問があります。
ユースCASEはSerdes0のモード1です
- Serdes0 レーン0 : PCIE
- Serdes0 レーン1: GMAC SGMII 1G
- S32G2 Serdes RM には PCIe を使用した 1G SGMII に関する説明はありません。
その代わりに、S32G2 ではこのモードはサポートされていないにもかかわらず、PCIe を使用した 2.5G SGMII に関する説明があります (1.5 SerDes レーン 0 で PCIe を使用して 2.5G SGMII を有効にする)。
最後に、S32G3 Serdes RM(1.6 SerDes レーン 0 で PCIe を使用して 1G SGMII を有効にする) で、SerDes レーン 0 で PCIe を使用して 1G SGMII を使用する方法についての説明を見つけました。
Q1.G2とG3の両方で設定手順は同じですか？SO、G2のモード1（1G SGMII + PCIE）でS32G3 Serdes RMに従うことはCANますか？
- U-bootのXPCSドライバ
CASE ext clk が使用される。
「NOT_SHARED」と「PCIE_XPCS_2G5」のxpcs_init_plls()で「wait_power_good_state」を見つけることができました。ただし、PCIE_XPCS_1G には wait_power_good_state 関数はありません。
Q2.見逃されているので追加する必要がありますか、それとも必要ありませんか?
Q3.PCIE_XPCS_1G の場合、pgood を待機することを除いて NOT_SHARED と同じシーケンスですか?下の赤いボックスも必要かどうか疑問に思っています。
- PCIE Vs で 1G SGMII を有効にするPHYを1G速度に切り替える
S32G3 RM によれば、PCIe を使用した 1G SGMII には以下のシーケンスが必要です。
以下のように、PHY を 1G 速度に切り替える手順もあります。
Q4. モード1では両方の構成が必要ですか？「PCIEで1G SGMIIを有効にする」の手順が見つかりません。
よろしくお願いします。
よろしくお願いいたします。
ジョン・ユウ