如图所示，请帮帮我。目前，我正在使用 S32G399A 芯片，并通过 PCIe 接口将其连接到 FPGA。在这种配置中，S32G399A 行动 RC，FPGA 行动 EP。我现在遇到的问题是可以访问FPGA的配置空间，但是bar0的内存空间无法触发信号TLP。
下图显示了"dmesg" 在操作系统中打印的信息。在"出境" 部分，显示的是 6OB 和 4IB。应如何配置出站和入站，以及应在何处配置？
另外，原地址 基地址 目标地址分别代表什么？
你好，@龙岗素
是的，根据测试，在当前的电路板支持包驱动程序下，RC 会根据 EP 的 BAR 设置自动将该区域映射到 32 位/64 位地址空间。
BR
切宁
您是说 PCIe 位宽与 EP 有关吗？如果 EP 端是 64 位，那么是否无需对 RC 端进行任何修改？
你好，@龙岗素
感谢您的回复。
S32G PCIe RC 支持 64 位地址访问
例如，我使用另一个 S32G 板作为 EP，修改了 EP 端的 BAR 的相应位，然后从 RC 端的输出启动 RC 后，映射的一个区域是 " 区域 0：4900000000（64 位，可预取）[size=1M] " 的内存，可以通过 64 位地址访问。
详细修改方法可查看自己的 PCIe EP 驱动程序/RM。
BR
切宁
请问，如何将 PCIe RC 模式配置为 64 位宽？
目前，我使用 32 位宽度与 FPGA 通信。
你好，@龙岗素
让我在这里继续支持它。
从显示的日志来看，有 6 个 OB 窗口和 4 个 IB 窗口。
1.OB 窗口和 IB 窗口的数量通常取决于硬件 IP，您认为这些窗口的数量是否足够？ 关于 iatu 的配置，您可以查看驱动程序/pci/controller/dwc 下的驱动程序进行设置。
2。原始地址可以是来自内存功能域的请求中的地址，基本地址可以是主机地址空间中该区域的参考点，而目标地址是 PCIe 功能域中的起点。
BR
切宁
@cehnyin_h
您好，@LONGGANGSU
感谢您的回复。
我发现这个问题也是通过其他渠道提出的，请直接向那里求助。
BR
切宁
你好，@龙岗素
谢谢你的帖子。
1。看来你在用电路板支持包，哪个版本？
2。哪些串行器用于连接设备，使用 PCIe x1？
3.所提到的快照是指哪份文件？
BR
切宁