NXPコミュニティの皆様、こんにちは。
アプリケーション ノートでは、標準モードでは SCL クロックの LOW 期間は 4.7us である必要があります。この時間遅延を下図のような数値で設定するにはどうすればよいでしょうか?
また、I2C データ有効遅延と I2C セットアップ ホールド遅延の詳細が必要です。UM10204 を参照しましたが、よく理解できず、よくわかりませんでした。その点について説明していただければ幸いです。
ご返信よろしくお願いします。
以下の構成を使用しています。
ポーリングで加速度センサのデータを 2 秒ごとに読み取ります。
問題は、2〜3時間後に何も読み取れなくなり、I2Cバスがアイドル状態になることです。
これについて何かCAN提案できますか?
こんにちは、
タイミングパラメータ（式とともに表52-6を参照）については、S32K1xxリファレンスマニュアルの52.3.2.4「タイミングパラメータ」の章で説明されています。
データ有効遅延 (tVD;DAT) は、クロック エッジ (SCL) 後に SDA ライン上のデータが有効になるまでにかかる最大時間です。これにより、レシーバが正しいデータ ビットを読み取ることが保証されます。簡単に言えば、クロックがハイになった後、送信側が SDA に有効なデータを送信するのにどのくらいの時間が CAN かということです。
ホールド時間 (tHD;DAT) は、クロック ラインがハイになった後、データが安定した状態を維持しなければならない最小時間です。これにより、データが記録された後に急速に変更されることがなくなります。
BR、ペトル