2147605_ja-JP

[#1]

MPC5746C の AXBS、フラッシュ、RAM アレイの ECC モニタリングを有効にする

こんにちは、
私は、AXBS クロスバー、フラッシュ アレイ、RAM アレイ、DMA RAM、および FlexRay RAM で ECC 検出を有効にする必要があるソフトウェア セーフティ要件に取り組んでいます。

DMA RAM および FlexRay RAM の場合、レジスタ DMA_ES および FR_MCR に ECC 関連の制御ビットが見つかりました (添付のスクリーンショットを参照)。

しかし、MPC5746C リファレンス マニュアルには、AXBS、フラッシュ アレイ、および RAM アレイの同様の制御ビットは見つかりませんでした。
MPC5746C の AXBS、フラッシュ、および RAM アレイでは、ECC 検出および修正がデフォルトで有効になっていますか?
または、これらに対して ECC を有効にする特定の方法またはレジスタはありますか?

前もって感謝します。
ニレシュ

Re: ECC Monitoring Enable for AXBS, Flash and RAM Array on MPC5746C

こんにちは、ピーター。

同じトピックについて、私はDMA_ES[UCE]を介してDMAのECCを監視する割り込みベースの方法を実装しようとしています。会話から、DMA の ECC はデフォルトで有効になっていることがわかりました。ここで問題になるのは、読み取り専用ビットです。

マニュアルのセクション 68.4.2 で説明されているように、チャネル実行中に修正不可能な ECC エラーが発生すると、DMA_ES.UCE ビットは eDMA ハードウェアによって自動的に設定されます。

DMA_ES.UCEの動作を検証するには、 eDMAシステムを操作して、TCDメモリの破損などのエラーシナリオを作成する必要があります。エラーを発生させる際にECCビットをセットすることで、この結果を得るCANはありますか？もしあるとしたら、どのようなアプローチがあるSOでしょうか？

Re: ECC Monitoring Enable for AXBS, Flash and RAM Array on MPC5746C早速の返信ありがとうございます、ピーターRe: ECC Monitoring Enable for AXBS, Flash and RAM Array on MPC5746C

こんにちは、

1. AXBS（クロスバースイッチ）

• エンドツーエンド ECC (e2eECC) は、すべてのバス・マスタと相互接続でサポートされます。
• AXBS経由のトランザクションではECCがデフォルトで有効になっており、ソースから宛先までのデータの整合性を保証します。

2. フラッシュメモリ

• フラッシュ メモリでは、ECC はデフォルトで有効になっています。
• C55FMC (フラッシュ メモリ コントローラ) は、ECC の生成とチェックを処理します。
• シングルビットエラーは自動的に修正され、マルチビットエラーは検出され、ERM/MEMUモジュールに報告されます。

3. RAMアレイ

• ECC サポートは内部 SRAM で利用可能であり、デフォルトで有効になっています。
• RAM の ECC 構成は通常、ERM (エラー報告モジュール) または MEMU (メモリ エラー マネジメント ユニット) レジスタを介して行われます。

よろしくお願いいたします。

ピーター