2068267_ja-JP

Yes

I.MX SRAMアクセス中のR1170 SEMC SDRAM割り込み

こんにちは
RT1170のSEMCにSDRAM(CS0)とSRAM(CSX1)を接続しています。
CS0 のパルスが Low で CSX1 のパルスが Low になることがあることがわかったのは、SEMC が SRAM にアクセスしている間に SEMC が SDRAM に割り込みアクセスしていたことを意味します。
SRAMにアクセスしながらSDRAMのアクセスを防ぐことは可能ですか?

Re: SRAM アクセス中の R1170 SEMC SDRAM 割り込み I.MX

はい、自動更新は、更新を実行するために必要な場合は、バーツ操作を中断します。バーストを分割するだけで、その間に自動更新を挿入できます。

よろしくお願いいたします
オマル

Re: SRAM アクセス中の R1170 SEMC SDRAM 割り込み I.MX

はい、自動更新は定期的に実行されます。残念ながら、この特定の実装の例はありません。

よろしくお願いいたします
オマル

Re: SRAM アクセス中の R1170 SEMC SDRAM 割り込み I.MX

SEMC は、AUTO REFRESH コマンドを送信する前に、デバイス上の開いているページを閉じるために PRECHARGE ALL コマンドを送信します。したがって、自動更新が無効になっている場合、両方のコマンドは実行されません。これは SDRAMCR3[REN] フィールドで無効になっています。
SDRAM のタイミングでリフレッシュが行われないと、SDRAM 上の一部のデータが失われる可能性があることを考慮してください。

よろしくお願いいたします
オマル

Re: SRAM アクセス中の R1170 SEMC SDRAM 割り込み I.MX

SDRAMのどのコマンドがSRAMアクセスを妨害していますか。
BMCR を0x81する目的は、コマンドが「先入れ先出し」ポリシーで実行されるように、コマンド・キューの順序変更を回避することです。

UTとRTは同じままにしておくことをお勧めしますが、メモリによって可能な限り高いリフレッシュ期間に変更すると、中断が自動更新コマンドであると疑われるため、SDRAMの中断を減らすことができます。

よろしくお願いいたします
オマル

Re: SRAM アクセス中の R1170 SEMC SDRAM 割り込み I.MX

SDRAMの中断は自動更新コマンドによるものと考えており、これを防ぐためにはSDRAMの更新タイミングを調整することが重要です。
また、BMRCレジスタに異なる設定を実装すると役立つかもしれませんが、コマンドの並べ替えを防ぐために0x81を設定することをお勧めします。

よろしくお願いいたします
オマル