2002723_ja-JP

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

2002723_ja-JP

2002723_ja-JP

S32Kxx SPI CLK

SPI割り込みモードを同期通信で使用する際、アイドル時にCLKをハイレベルに設定し、1フレームを8ビットに設定しています。なぜ図のような現象が発生するのでしょうか?CLKが一定時間ローレベルになり、そのフレーム内の特定のバイトの送信時間が長くなるためです。 SPI_WaveForm.png

Re: S32Kxx SPI CLK

こんにちは@Embedded_novice 

共有された情報に基づいて、S32K1用のS32ソフトウェア開発キットを使用していると仮定しますので、このソフトウェア機能に基づいて説明します。

この動作は、関数 LPSPI_DRV_MasterInit() を使用すると LPSPI_DRV_MasterConfigureBus() が呼び出され、LPSPI_SetBaudRate() が呼び出され、転送間の遅延、sck から pcs への遅延、および pcs から sck への遅延のデフォルト値が追加されるため、想定されます。複数のデータを同じパッケージで送信する場合、各データ間には、これら 3 つのパラメーターに設定された遅延の合計に等しい遅延が発生します。

VaneB_0-1732742408852.png

参考までに、上の図では、PCS-to-SCK 遅延 (CCR[PCSSCK]) を青、SCK-to-PCS 遅延 (CCR[SCKPCS]) をオレンジ、Delay Between Transfers (CCR[DBT]) を赤でマークしています。


BR, VaneB

回复: S32Kxx SPI CLK

Snipaste_2024-11-27_19-29-44.png

タグ(1)
評価なし
バージョン履歴
最終更新日:
‎01-06-2026 01:39 AM
更新者: