1969175_ja-JP

[#1]

MPC5777C- e2eECCメカニズムを無効にする方法はありますか?

e2eECCメカニズムはSRAMへの64ビットアクセスに最適化されていることがわかりましたが、リアルタイムシステムでは32ビットのアクセスを実行するだけで済みます。では、e2eECCメカニズムを無効にしたり、レジスタを使用してアプリケーションに最適に最適化したりする方法はありますか?

よろしくお願いいたします

Matheus.

Re: MPC5777C- e2eECCメカニズムを無効にする方法はありますか?

Hello,

私の同僚のデビッドは、すでにスレッドであなたの質問に答えることに取り組んでいます:

https://community.nxp.com/t5/MPC5xxx/MPC5777C-Questions-about-th...

新しい質問で新しいスレッドを開くのは良いことです、なぜなら私たちはすべてについて同等の知識を持っているわけではなく、他の人はすでに割り当てられているスレッドであなたの更新を見ることができないからです。

よろしくお願いいたします。

ピーター

Re: MPC5777C- e2eECCメカニズムを無効にする方法はありますか?こんにちは！

PRAMCは最大16ビートバースト操作を実行でき、バスの幅は64ビットであることがわかりました。キャッシュ・ライン・サイズは 32 バイトで、これは 256 ビットに相当します。256ビットのキャッシュラインのフィルとSRAMへのキャッシュラインのライトバックは、SRAMへの4つの64ビットビートバースト要求として実行されると仮定します。

そこで、L1 キャッシュにない 32 ビット データを SRAM に書き込むように要求し、キャッシュ ライン フィルを生成し、このキャッシュ ラインを SRAM に書き戻すシナリオを想像してみましょう。PRAMC は、これらの要求を 32 ビット要求と見なしますか、それとも SRAM に対する 4 つの 64 ビット ビート バースト要求と見なしますか。

この質問は、実行するすべての 32 ビット書き込みアクセスが 64 ビット未満の書き込みトランザクションと見なされるかどうか、またはライトバック キャッシュ ポリシーを使用して、このデータを複数の 64 ビット パッケージにバースト書き込むことができるかどうかを理解するために、64 ビット未満の書き込みトランザクションを実行するための追加の e2eECC 手順の必要性を排除するために質問します。Re: MPC5777C- e2eECCメカニズムを無効にする方法はありますか?

Hello,

いいえ、ECCメカニズムは常に有効になっています。HWによって完全に操作されます。

よろしくお願いいたします。

ピーター