1936027_zh-CN

[#1]

[i.MX6] 我如何知道 CK 和 ADDR/CMD 之间的 i.MX6 输出时序？

大家好，

我如何知道 CK 和 ADDR/CMD 之间的 i.MX6 输出时序？

对于 DQ 或 DQS，我发现了有关读取校准或写入校准的信息，但我看不到有关 CK 和 ADDR/CMD 的信息。

我需要这些参数来进行 SI 模拟。

在此先感谢您的帮助！

回复：[i.MX6] 我如何知道 CK 和 ADDR/CMD 之间的 i.MX6 输出时序？

好的，我会检查一下。很抱歉错过了

回复：[i.MX6] 我如何知道 CK 和 ADDR/CMD 之间的 i.MX6 输出时序？

如果使用 LPDDR2，CA-Bus 延迟显示在寄存器 WRCADL 中。

对于 DDR3，没有寄存器，因为 JEDEC 没有对其进行培训。

CK到CA的延迟由路由规则控制。您可以在 HDG 中找到它。

回复：[i.MX6] 我如何知道 CK 和 ADDR/CMD 之间的 i.MX6 输出时序？

您需要做什么 SI 仿真，对于 DDR 部分，我们为其配置了脚本和压力测试工具。

回复：[i.MX6] 我如何知道 CK 和 ADDR/CMD 之间的 i.MX6 输出时序？

由于此文件补充了我们的问题，请确认。