本提示将演示如何在测试阶段验证 ADC 转换率（使用示波器）。
参考AN4373的“图1.采样过程中ADC输入端的电压下降”中描述的现象。
如果选择的外部 RC 元件值太大，则会在 ADC 输入端观察到严重的电压扰动（电压下降/峰值）（见图 1）。在这种情况下，ADC 输入端的干扰源于 SAR ADC 固有的采样保持 (S/H) 电路的基本运行原理。虽然我们应该避免这种情况的发生，但是在测试阶段可以用示波器测量ADC转换率。
根据‘表 30。K64P144M120SF5的16位ADC工作条件，可知其最大ADC转换率为818.330 ksps。
这里我使用 KDS3.2 和 Processor Expert 创建了一个示例（参见附件）。根据该表选择相同的配置后，我得到了几乎相同的 ADC 转换率。
转换时间也满足参考手册中给出的公式。
现在让我们用示波器测量FRDM-K64F板上的ADC转换率。外接1.5KΩ电阻后，外部RC元件的值已经足够大，可以进行观察。
下图是用示波器观察到的波形，采样期间ADC输入端电压下降之间的频率约为818ksps。该试验结果与理论计算值一致。
