1106833_zh-CN

[#1]

问答：i.MX6 参考手册中有关 UART 时钟树的错误<meta http-equiv="Content-Type" content="text/html; charset=utf-8" />

问题：
在参考手册的 Rev. 1.0 版本中看到了有关 UART 时钟树的以下矛盾信息：

第813页：

PLL3_PFD1 -> 除以 6 -> 可调后分频器 -> UART

第839页：

PLL3 -> 除以 6 -> UART

在旧的 Rev DI 中发现：

第803页：

PLL3 -> 除以 6 ... 大约 80MHz

假设正确的路径是：

PLL3 -> 除以 6 -> 后分频器 -> UART。

回答：

设计人员说 UART _CLK_ROOT 来自 PLL3（而不是 PLL3:PFD1）并除以 6 产生 80 MHz。

我正在等他确认他提到的分频器是CSCDR1[UART_CLK_PODF ]。

i.MX6_全部