LPC4337 Ethernet ENET_TX_CLK と TXDのタイミング

[atsuyosano]

LAN8720AI is connected to LPC4337 to perform Ethernet communication.
Output from REFCLKO of LAN8720AI、 Input to ENET_TX_CLK of LPC4337.

LAN8720AI reads data at the rising edge of REFCLKO in REF_CLK Out Mode.
However, TXD [1: 0] is output from LPC4337 at the rising edge of ENET_TX_CLK.
Therefore, proper output has not been made.

I want to shift the phase of the TXD [1: 0] output from the ENET_TX_CLK input. Which register should be set and how?

LPC4337 に LAN8720AIを接続し、Ethernet通信を 行っています。
LAN8720AI の REFCLKOより出力 LPC4337のENET_TX_CLKに入力しています。

LAN8720AI は REF_CLK Out Modeのため REFCLKOの立ち上がりで データを読み取ります。
しかし、LPC4337からはENET_TX_CLKの立ち上がりに合わせて TXD[1:0]が 出力されてしまいます。
そのため 適切な出力ができていません。

TXD[1:0]の出力を ENET_TX_CLK入力と位相をずらしたいのですが どのレジスタ を どのように設定すれば良いでしょうか。

[xiangjun_rong]

Hi, Atsuyo,

I have checked the Ethernet interface, the ENET_TX_CLK is an input pin for ethernet module of processor LPC433x, it is an output pin for the PHY.

For LPC433x Ethernet module, although the ENET_TX_CLK is an input, the ENET_TXD[1:0](RMII mode) are output pins,  the  ENET_TXD[1:0] pins can synchronize the ENET_TX_CLK, you are not required to shift anything.

This is the timing of Ethernet from data sheet of LPC43xx.

Hope it can help you

BR

XiangJun Rong

 This is Ethernet timing:

This is the spec:

[atsuyosano]

Thank you for your reply immediately.
That helps a lot

早速のお返事ありがとうございます。
助かります