为啥LPC54608的SRAM分了这么多而且还是独立的？

[altium2]

  最近在实验室玩LPC54608，仔细看了它的PDF手册，看到其中的SRAM的很是不解，求高手解惑！

  为啥LPC54608的SRAM分了这么多而且还是独立的？

SRAMX是高速的，和总线一起，这能理解，最不解的就是这四个SRAM0，SRAM1，SRAM2，SRAM3；

居然时钟和电源都是独立的？？

是成本原因，还是功耗原因，还是制作方便呢？

[kexue_jiang]

你提问题的时候，已经把部分答案列出来了，for  more control of power usage，因为每个RAM可以独立使能，另外此文档中接下来的2.1.2.1小结中的SRAM usage notes也给出了部分原因，因为SRAM0~3是处于AHB阵列的不同端口（见文档1.3Block diagram），所以在一些使用情况下，可以避免数据读写阻塞，usage notes中给出的例子是，CPU和DMA同时存取不同的SRAM，如果只有一片RAM则会发生读写阻塞。

[altium2]

请问下 降低功耗 和 减少堵塞 哪个更显著一点呢？

我个人好奇像LPC54608 这180MHZ的 MCU SRAM用不同时钟应该减少不了多少功耗把，还是主要为了减少堵塞呢？

[jeremyzhou · Accepted solution]

Hi 志超 王,

主要是从性能或者performance的角度出发呢。
Have a great day,
Ping

-----------------------------------------------------------------------------------------------------------------------
Note: If this post answers your question, please click the Correct Answer button. Thank you!
-----------------------------------------------------------------------------------------------------------------------

[kexue_jiang]

我想减少读写RAM时候的冲突以提升系统运行效率是主要原因，而给每个RAM分配独立的时钟和供电是个附加设计？具体关闭其中某个RAM BLANK到底降低多少功耗，我在手册中没注意到有相关说明，没仔细看。