<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>Vybrid ProcessorsのトピックRe: Drive Strength Field specification</title>
    <link>https://community.nxp.com/t5/Vybrid-Processors/Drive-Strength-Field-specification/m-p/322325#M3113</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;SPAN style="color: #3d3d3d; font-family: 'Helvetica Neue', Helvetica, Arial, 'Lucida Grande', sans-serif;"&gt;I asked the question incorrectly. I want to use 40 ohm drive strength. Does the drive strength setting of 110 correspond to 40 Ohm if DDR selected?&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="color: #3d3d3d; font-family: 'Helvetica Neue', Helvetica, Arial, 'Lucida Grande', sans-serif;"&gt;&lt;BR /&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="color: #3d3d3d; font-family: 'Helvetica Neue', Helvetica, Arial, 'Lucida Grande', sans-serif;"&gt;Bob&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="color: #3d3d3d; font-family: 'Helvetica Neue', Helvetica, Arial, 'Lucida Grande', sans-serif;"&gt;&lt;BR /&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Wed, 02 Jul 2014 12:46:59 GMT</pubDate>
    <dc:creator>mplseng</dc:creator>
    <dc:date>2014-07-02T12:46:59Z</dc:date>
    <item>
      <title>Drive Strength Field specification</title>
      <link>https://community.nxp.com/t5/Vybrid-Processors/Drive-Strength-Field-specification/m-p/322323#M3111</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;I need to set the drive strength for some DDR pins to 40 ohms. The Vybrid manual does not explicitly specify the correct setting for selecting 40 Ohm if DDR. &lt;/P&gt;&lt;P&gt;Should&amp;nbsp; I use 110 for 40 Ohm if DDR?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;This is the excerpt from the manual&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Vybrid Reference Manual, Rev. 7, 06/2014, p.221&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; Drive Strength Field. Select one of the following values for pad: PTA6.&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 000 output driver disabled;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 001 150 Ohm (240 Ohm if pad is DDR)&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 010 75 Ohm (120 Ohm if pad is DDR)&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 011 50 Ohm (80 Ohm if pad is DDR)&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 100 37 Ohm (60 Ohm if pad is DDR)&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 101 30 Ohm (48 Ohm if pad is DDR)&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 110 25 Ohm&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 111 20 Ohm (34 Ohm if pad is DDR)&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks&lt;/P&gt;&lt;P&gt;Bob&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 20 Jun 2014 16:21:52 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Vybrid-Processors/Drive-Strength-Field-specification/m-p/322323#M3111</guid>
      <dc:creator>mplseng</dc:creator>
      <dc:date>2014-06-20T16:21:52Z</dc:date>
    </item>
    <item>
      <title>Re: Drive Strength Field specification</title>
      <link>https://community.nxp.com/t5/Vybrid-Processors/Drive-Strength-Field-specification/m-p/322324#M3112</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Bob,&lt;/P&gt;&lt;P&gt;it is design specific: Trace length, PCB, memory. Nevertheless on TWR-VF65 rev.H (SDRAM and Vybrid are next to each other, without external termination) we are using DSE = 110. See below:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;void setup_iomux_ddr(void)&lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt;#define DDR_IOMUX&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x00000180&lt;/P&gt;&lt;P&gt;#define DDR_IOMUX1&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x00010180&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A15);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A14);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A13);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A12);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A11);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A10);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A9);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A8);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A7);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A6);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A5);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A4);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A3);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A2);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_A1);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_BA2);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_BA1);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_BA0);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_CAS);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_CKE);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_CLK);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_CS);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D15);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D14);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D13);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D12);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D11);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D10);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D9);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D8);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D7);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D6);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D5);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D4);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D3);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D2);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D1);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_D0);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_DQM1);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_DQM0);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_DQS1);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX1, IOMUXC_DDR_DQS0);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_RAS);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_WE);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_ODT1);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; __raw_writel(DDR_IOMUX, IOMUXC_DDR_ODT0);&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt;/Jiri&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Mon, 23 Jun 2014 15:56:09 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Vybrid-Processors/Drive-Strength-Field-specification/m-p/322324#M3112</guid>
      <dc:creator>jiri-b36968</dc:creator>
      <dc:date>2014-06-23T15:56:09Z</dc:date>
    </item>
    <item>
      <title>Re: Drive Strength Field specification</title>
      <link>https://community.nxp.com/t5/Vybrid-Processors/Drive-Strength-Field-specification/m-p/322325#M3113</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;SPAN style="color: #3d3d3d; font-family: 'Helvetica Neue', Helvetica, Arial, 'Lucida Grande', sans-serif;"&gt;I asked the question incorrectly. I want to use 40 ohm drive strength. Does the drive strength setting of 110 correspond to 40 Ohm if DDR selected?&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="color: #3d3d3d; font-family: 'Helvetica Neue', Helvetica, Arial, 'Lucida Grande', sans-serif;"&gt;&lt;BR /&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="color: #3d3d3d; font-family: 'Helvetica Neue', Helvetica, Arial, 'Lucida Grande', sans-serif;"&gt;Bob&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="color: #3d3d3d; font-family: 'Helvetica Neue', Helvetica, Arial, 'Lucida Grande', sans-serif;"&gt;&lt;BR /&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 02 Jul 2014 12:46:59 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Vybrid-Processors/Drive-Strength-Field-specification/m-p/322325#M3113</guid>
      <dc:creator>mplseng</dc:creator>
      <dc:date>2014-07-02T12:46:59Z</dc:date>
    </item>
    <item>
      <title>Re: Drive Strength Field specification</title>
      <link>https://community.nxp.com/t5/Vybrid-Processors/Drive-Strength-Field-specification/m-p/322326#M3114</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;&lt;P&gt;Hi Bob,&lt;/P&gt;&lt;P&gt;Yes 0b110 correspond to 40 Ohm for DDR case. Confirmed by designers. Sorry for missing information in RM.&lt;/P&gt;&lt;P&gt;/Jiri&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 03 Jul 2014 07:24:50 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Vybrid-Processors/Drive-Strength-Field-specification/m-p/322326#M3114</guid>
      <dc:creator>jiri-b36968</dc:creator>
      <dc:date>2014-07-03T07:24:50Z</dc:date>
    </item>
  </channel>
</rss>

