<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic uart not work after enable icache and dcache in PowerQUICC Processors</title>
    <link>https://community.nxp.com/t5/PowerQUICC-Processors/uart-not-work-after-enable-icache-and-dcache/m-p/472257#M1359</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;&lt;P&gt;I,m using MPC8315 and set immr WIMG to b0101. But uart got problem.&lt;/P&gt;&lt;P&gt;it work well before enable icache and dcache.&lt;/P&gt;&lt;P&gt;after enable icache and dcache,it not work.&lt;/P&gt;&lt;P&gt;I missed something?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;valueu = MAKE_BATU( 0xe0000000, MAKE_BL( 1 * 1024 ), 1, 1 );//1M for IMMR&lt;/P&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; valuel = MAKE_BATL( 0xe0000000, 0, 1, 0, 1, 2 ); //WIMG = b0101&lt;/P&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;&amp;nbsp; MOVE_TO_SPR( SPR_IBAT2U, valueu );&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;MOVE_TO_SPR( SPR_IBAT2L, valuel );&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;MOVE_TO_SPR( SPR_DBAT2U, valueu );&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;&lt;P&gt;MOVE_TO_SPR( SPR_DBAT2L, valuel );&lt;/P&gt;&lt;P&gt;Enable_ICache();&lt;/P&gt;&lt;P&gt;Enable_DCache();&lt;/P&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Fri, 19 Feb 2016 01:00:09 GMT</pubDate>
    <dc:creator>yangchaolin</dc:creator>
    <dc:date>2016-02-19T01:00:09Z</dc:date>
    <item>
      <title>uart not work after enable icache and dcache</title>
      <link>https://community.nxp.com/t5/PowerQUICC-Processors/uart-not-work-after-enable-icache-and-dcache/m-p/472257#M1359</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;&lt;P&gt;I,m using MPC8315 and set immr WIMG to b0101. But uart got problem.&lt;/P&gt;&lt;P&gt;it work well before enable icache and dcache.&lt;/P&gt;&lt;P&gt;after enable icache and dcache,it not work.&lt;/P&gt;&lt;P&gt;I missed something?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;valueu = MAKE_BATU( 0xe0000000, MAKE_BL( 1 * 1024 ), 1, 1 );//1M for IMMR&lt;/P&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; valuel = MAKE_BATL( 0xe0000000, 0, 1, 0, 1, 2 ); //WIMG = b0101&lt;/P&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;&amp;nbsp; MOVE_TO_SPR( SPR_IBAT2U, valueu );&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;MOVE_TO_SPR( SPR_IBAT2L, valuel );&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;MOVE_TO_SPR( SPR_DBAT2U, valueu );&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&lt;/TD&gt;&lt;TD&gt;&lt;P&gt;MOVE_TO_SPR( SPR_DBAT2L, valuel );&lt;/P&gt;&lt;P&gt;Enable_ICache();&lt;/P&gt;&lt;P&gt;Enable_DCache();&lt;/P&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 19 Feb 2016 01:00:09 GMT</pubDate>
      <guid>https://community.nxp.com/t5/PowerQUICC-Processors/uart-not-work-after-enable-icache-and-dcache/m-p/472257#M1359</guid>
      <dc:creator>yangchaolin</dc:creator>
      <dc:date>2016-02-19T01:00:09Z</dc:date>
    </item>
    <item>
      <title>Re: uart not work after enable icache and dcache</title>
      <link>https://community.nxp.com/t5/PowerQUICC-Processors/uart-not-work-after-enable-icache-and-dcache/m-p/472258#M1360</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;What is the exact (binary or hexadecimal) value you are writing to BATs?&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 19 Feb 2016 13:02:01 GMT</pubDate>
      <guid>https://community.nxp.com/t5/PowerQUICC-Processors/uart-not-work-after-enable-icache-and-dcache/m-p/472258#M1360</guid>
      <dc:creator>alexander_yakov</dc:creator>
      <dc:date>2016-02-19T13:02:01Z</dc:date>
    </item>
  </channel>
</rss>

