<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>P-SeriesのトピックP2020RDB throughput</title>
    <link>https://community.nxp.com/t5/P-Series/P2020RDB-throughput/m-p/372917#M1916</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello I'm Alessandro.&lt;/P&gt;&lt;P&gt;I'm evaluating P2020RBD throughput.&lt;/P&gt;&lt;P&gt;I've generated a core and a minimal image through YOCTO SDK 1.7 loading them on ramdisk. I haven't noticed relevant difference, in term of throughput, using core or minimal image.&lt;/P&gt;&lt;P&gt;For my test I've used the default kernel configuration given by Yocto for this board.&lt;/P&gt;&lt;P&gt;Looking at Freescale benchmark of APR 28 2010 the expected result for p2020RDB with&amp;nbsp; a monodirectional traffic of 64 byte was 510000 pkt/sec.&lt;/P&gt;&lt;P&gt;Below you can find U-boot parameters&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;CPU0:&amp;nbsp; P2020E, Version: 2.1, (0x80ea0021)&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Core:&amp;nbsp; E500, Version: 5.1, (0x80211051)&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Clock Configuration:&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; CPU0:1200 MHz, CPU1:1200 MHz, &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; CCB:600&amp;nbsp; MHz,&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DDR:400&amp;nbsp; MHz (800 MT/s data rate) (Asynchronous), LBC:75&amp;nbsp;&amp;nbsp; MHz&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;L1:&amp;nbsp;&amp;nbsp;&amp;nbsp; D-cache 32 kB enabled&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; I-cache 32 kB enabled&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Board: P2020RDB CPLD: V4.1 PCBA: V4.0&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;rom_loc: nor upper bank&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;SD/MMC : 4-bit Mode&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;eSPI : Enabled&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;I2C:&amp;nbsp;&amp;nbsp; ready&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;SPI:&amp;nbsp;&amp;nbsp; ready&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;DRAM:&amp;nbsp; Detected UDIMM &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;1 GiB (DDR3, 64-bit, CL=6, ECC off)&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Flash: 16 MiB&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;L2:&amp;nbsp;&amp;nbsp;&amp;nbsp; 512 KB enabled&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;NAND:&amp;nbsp; 32 MiB&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;MMC:&amp;nbsp; FSL_SDHC: 0&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Bad block table found at page 65504, version 0x01&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Bad block table found at page 65472, version 0x01&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PCIe1: Root Complex of mini PCIe SLOT, no link, regs @ 0xffe0a000&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PCIe1: Bus 00 - 00&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PCIe2: Root Complex of PCIe SLOT, x1, regs @ 0xffe09000&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp; 02:00.0&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; - 1095:3132 - Mass storage controller&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PCIe2: Bus 01 - 02&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;In:&amp;nbsp;&amp;nbsp;&amp;nbsp; serial&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Out:&amp;nbsp;&amp;nbsp; serial&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Err:&amp;nbsp;&amp;nbsp; serial&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Net:&amp;nbsp;&amp;nbsp; eTSEC2 is in sgmii mode.&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;uploading VSC7385 microcode from ef020000&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PHY reset timed out&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;eTSEC1, eTSEC2, eTSEC3&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Hit any key to stop autoboot:&amp;nbsp; 0 &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Doing a test with packet of 64 byte layer2&amp;nbsp; for a period 120 sec I've instead obtained the results below:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;TABLE border="1" class="jiveBorder" style="border: 1px solid rgb(0, 0, 0); width: 100%;"&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TH style="text-align:center;background-color:#6690BC;color:#ffffff;padding:2px;" valign="middle"&gt;&lt;STRONG&gt;board&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;TH style="text-align: center; background-color: #6690bc; color: #ffffff; padding: 2px;" valign="middle"&gt;&lt;STRONG&gt;sw&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;TH style="text-align: center; background-color: #6690bc; color: #ffffff; padding: 2px;" valign="middle"&gt;&lt;STRONG&gt;interrupt coalescing&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;TH style="text-align: center; background-color: #6690bc; color: #ffffff; padding: 2px;" valign="middle"&gt;&lt;STRONG&gt;buffer descriptor&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;TH style="text-align: center; background-color: #6690bc; color: #ffffff; padding: 2px;" valign="middle"&gt;&lt;STRONG&gt;throughput [pkt/sec]&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;P2020&lt;/TD&gt;&lt;TD style="padding: 2px;"&gt;CORE&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;rx-frames=0 tx-frames=0&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;bd-rx=256 bx-tx-256&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;296914,06&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;P2020&lt;/TD&gt;&lt;TD style="padding: 2px;"&gt;CORE&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;rx-frames=22 tx-frames=22&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;bd-rx=256 bx-tx-256&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;301933,69&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;P2020&lt;/TD&gt;&lt;TD style="padding: 2px;"&gt;CORE&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;rx-frames=22 tx-frames=22&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;bd-rx=128 bx-tx-128&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;310937,50&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I've modified interrupt coalescing and buffer descriptor according the optimized configuration shown in your benchmark.&lt;/P&gt;&lt;P&gt;Despite these modifications the throughput I've obtained is far from 510000 pkt/sec of you benchmark.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;What i would like to know is:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;UL&gt;&lt;LI&gt;Why my results are so different from yupr benchmark?&lt;/LI&gt;&lt;LI&gt;Is there an optimized kernel configuration to use. If yes should you please send me it?&lt;/LI&gt;&lt;/UL&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks in advance&lt;/P&gt;&lt;P&gt;Regards&lt;/P&gt;&lt;P&gt;Alessandro&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Tue, 10 Mar 2015 11:25:29 GMT</pubDate>
    <dc:creator>alessandronasor</dc:creator>
    <dc:date>2015-03-10T11:25:29Z</dc:date>
    <item>
      <title>P2020RDB throughput</title>
      <link>https://community.nxp.com/t5/P-Series/P2020RDB-throughput/m-p/372917#M1916</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello I'm Alessandro.&lt;/P&gt;&lt;P&gt;I'm evaluating P2020RBD throughput.&lt;/P&gt;&lt;P&gt;I've generated a core and a minimal image through YOCTO SDK 1.7 loading them on ramdisk. I haven't noticed relevant difference, in term of throughput, using core or minimal image.&lt;/P&gt;&lt;P&gt;For my test I've used the default kernel configuration given by Yocto for this board.&lt;/P&gt;&lt;P&gt;Looking at Freescale benchmark of APR 28 2010 the expected result for p2020RDB with&amp;nbsp; a monodirectional traffic of 64 byte was 510000 pkt/sec.&lt;/P&gt;&lt;P&gt;Below you can find U-boot parameters&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;CPU0:&amp;nbsp; P2020E, Version: 2.1, (0x80ea0021)&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Core:&amp;nbsp; E500, Version: 5.1, (0x80211051)&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Clock Configuration:&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; CPU0:1200 MHz, CPU1:1200 MHz, &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; CCB:600&amp;nbsp; MHz,&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DDR:400&amp;nbsp; MHz (800 MT/s data rate) (Asynchronous), LBC:75&amp;nbsp;&amp;nbsp; MHz&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;L1:&amp;nbsp;&amp;nbsp;&amp;nbsp; D-cache 32 kB enabled&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; I-cache 32 kB enabled&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Board: P2020RDB CPLD: V4.1 PCBA: V4.0&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;rom_loc: nor upper bank&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;SD/MMC : 4-bit Mode&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;eSPI : Enabled&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;I2C:&amp;nbsp;&amp;nbsp; ready&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;SPI:&amp;nbsp;&amp;nbsp; ready&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;DRAM:&amp;nbsp; Detected UDIMM &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;1 GiB (DDR3, 64-bit, CL=6, ECC off)&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Flash: 16 MiB&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;L2:&amp;nbsp;&amp;nbsp;&amp;nbsp; 512 KB enabled&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;NAND:&amp;nbsp; 32 MiB&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;MMC:&amp;nbsp; FSL_SDHC: 0&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Bad block table found at page 65504, version 0x01&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Bad block table found at page 65472, version 0x01&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PCIe1: Root Complex of mini PCIe SLOT, no link, regs @ 0xffe0a000&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PCIe1: Bus 00 - 00&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PCIe2: Root Complex of PCIe SLOT, x1, regs @ 0xffe09000&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;&amp;nbsp; 02:00.0&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; - 1095:3132 - Mass storage controller&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PCIe2: Bus 01 - 02&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;In:&amp;nbsp;&amp;nbsp;&amp;nbsp; serial&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Out:&amp;nbsp;&amp;nbsp; serial&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Err:&amp;nbsp;&amp;nbsp; serial&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Net:&amp;nbsp;&amp;nbsp; eTSEC2 is in sgmii mode.&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;uploading VSC7385 microcode from ef020000&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;PHY reset timed out&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;eTSEC1, eTSEC2, eTSEC3&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: courier new,courier;"&gt;Hit any key to stop autoboot:&amp;nbsp; 0 &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Doing a test with packet of 64 byte layer2&amp;nbsp; for a period 120 sec I've instead obtained the results below:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;TABLE border="1" class="jiveBorder" style="border: 1px solid rgb(0, 0, 0); width: 100%;"&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TH style="text-align:center;background-color:#6690BC;color:#ffffff;padding:2px;" valign="middle"&gt;&lt;STRONG&gt;board&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;TH style="text-align: center; background-color: #6690bc; color: #ffffff; padding: 2px;" valign="middle"&gt;&lt;STRONG&gt;sw&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;TH style="text-align: center; background-color: #6690bc; color: #ffffff; padding: 2px;" valign="middle"&gt;&lt;STRONG&gt;interrupt coalescing&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;TH style="text-align: center; background-color: #6690bc; color: #ffffff; padding: 2px;" valign="middle"&gt;&lt;STRONG&gt;buffer descriptor&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;TH style="text-align: center; background-color: #6690bc; color: #ffffff; padding: 2px;" valign="middle"&gt;&lt;STRONG&gt;throughput [pkt/sec]&lt;BR /&gt;&lt;/STRONG&gt;&lt;/TH&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;P2020&lt;/TD&gt;&lt;TD style="padding: 2px;"&gt;CORE&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;rx-frames=0 tx-frames=0&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;bd-rx=256 bx-tx-256&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;296914,06&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;P2020&lt;/TD&gt;&lt;TD style="padding: 2px;"&gt;CORE&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;rx-frames=22 tx-frames=22&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;bd-rx=256 bx-tx-256&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;301933,69&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;P2020&lt;/TD&gt;&lt;TD style="padding: 2px;"&gt;CORE&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;rx-frames=22 tx-frames=22&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;bd-rx=128 bx-tx-128&lt;/TD&gt;&lt;TD style="padding: 2px; text-align: center;"&gt;310937,50&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I've modified interrupt coalescing and buffer descriptor according the optimized configuration shown in your benchmark.&lt;/P&gt;&lt;P&gt;Despite these modifications the throughput I've obtained is far from 510000 pkt/sec of you benchmark.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;What i would like to know is:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;UL&gt;&lt;LI&gt;Why my results are so different from yupr benchmark?&lt;/LI&gt;&lt;LI&gt;Is there an optimized kernel configuration to use. If yes should you please send me it?&lt;/LI&gt;&lt;/UL&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks in advance&lt;/P&gt;&lt;P&gt;Regards&lt;/P&gt;&lt;P&gt;Alessandro&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Tue, 10 Mar 2015 11:25:29 GMT</pubDate>
      <guid>https://community.nxp.com/t5/P-Series/P2020RDB-throughput/m-p/372917#M1916</guid>
      <dc:creator>alessandronasor</dc:creator>
      <dc:date>2015-03-10T11:25:29Z</dc:date>
    </item>
  </channel>
</rss>

