<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic K64-SSD1963(LCD controller) Interface. in Kinetis Microcontrollers</title>
    <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K64-SSD1963-LCD-controller-Interface/m-p/871959#M51904</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;I am trying to interface K64 with SSD1963(LCD Controller) using 16-bit parallel(8080-mode) Flexbus at 48Mhz.&lt;/P&gt;&lt;P&gt;Data lines and Chip Select line of flexbus are working fine but other control lines(Data/Command,Write) are not working properly.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Please help me to configure the flexbus for SSD1963.&lt;/P&gt;&lt;P&gt;Please find attached image of waveform for reference.&amp;nbsp;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;STRONG&gt;Init function of Flexbus&lt;/STRONG&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;void Init_FLEXBUS_LCD_port_GPIO(void) //Init flexbus interface&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;{&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;SIM_SCGC5 = (0 | SIM_SCGC5_PORTA_MASK | SIM_SCGC5_PORTB_MASK | SIM_SCGC5_PORTC_MASK| SIM_SCGC5_PORTD_MASK | SIM_SCGC5_PORTE_MASK) ;&amp;nbsp; //Enable clock PORTA,PORTB,PORTC,PORTD &amp;amp; PORTE for LCD interfacing&lt;/SPAN&gt;&lt;BR /&gt; &lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; /* Configure the pins needed to FlexBus Function (Alt 5) */&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; PORTB_PCR18=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB15&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR0=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB14&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR1=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB13&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR2=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB12&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR3=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //PORT_PCR_MUX(1)-&amp;gt;PORT_PCR_MUX(5)//LCD_BLE&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR4=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB11&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR5=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB10&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR6=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB9&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR7=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB8&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR8=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB7&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR9=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB6&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR10=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB5&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR11=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //LCD WR &amp;amp; RD&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR12=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //PORT_PCR_MUX(1)-&amp;gt;PORT_PCR_MUX(5)//RESET&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR13=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //PORT_PCR_MUX(1)-&amp;gt;PORT_PCR_MUX(5)//LCD C/D&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR14=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //PORT_PCR_MUX(1)-&amp;gt;PORT_PCR_MUX(5)//LCD DISP_ON&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR15=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //LCD_23&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR1=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //LCD_CS&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR2=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB4 &lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR3=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB3&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR4=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB2&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR5=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB1&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR6=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB0&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;SIM_SOPT2 |= SIM_SOPT2_FBSL(3); // Security access off &lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; SIM_SCGC7 |= SIM_SCGC7_FLEXBUS_MASK; // Flexbus clock enable&lt;/SPAN&gt;&lt;BR /&gt; &lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; FB_CSAR0 = FLEX_DC_ADDRESS; //CS0 Base address&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;FB_CSMR0 = FLEX_ADRESS_MASK | FB_CSMR_V_MASK;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;FB_CSCR0 = FB_CSCR_PS(2) // 16-bit port&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;| FB_CSCR_AA_MASK // auto-acknowledge&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;| FB_CSCR_ASET(0x2) // assert chip select on second clock edge after address is asserted&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;// | FB_CSCR_WS(0x1) // 1 wait state - may need a wait state depending on the bus speed &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;| FB_CSCR_BLS_MASK // RMB Byte lane shift enable&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;&amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; ;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;}&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;#define FLEX_DC_ADDRESS 0x60000000&lt;BR /&gt;#define FLEX_ADRESS_MASK 0x00010000//0x00010000 &lt;BR /&gt;#define FLEX_DATA_ADDRESS 0x60010000&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 15px;"&gt;&lt;STRONG&gt;Write Data function&lt;/STRONG&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;&lt;STRONG&gt;void Write_Data_16BIT(unsigned long data1)&lt;BR /&gt;{&lt;BR /&gt; unsigned short Data_BUS=0;//,Temp=0;&lt;BR /&gt; &lt;BR /&gt; if(LCD_FLEX_BUS_MODE)&lt;BR /&gt; { &lt;BR /&gt;*(unsigned short*)(FLEX_DATA_ADDRESS) = data1;&amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp;//write&lt;BR /&gt;}&lt;/STRONG&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;&lt;STRONG&gt;}&lt;/STRONG&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 15px;"&gt;&lt;STRONG&gt;Write Command function&lt;/STRONG&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;void Write_Command(unsigned char command)&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;{&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;if(LCD_FLEX_BUS_MODE)&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; { &lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; *(unsigned short*)(FLEX_DC_ADDRESS) = command; &lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; }&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;}&lt;/SPAN&gt;&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Sat, 12 Jan 2019 10:45:38 GMT</pubDate>
    <dc:creator>akshaybhatewara</dc:creator>
    <dc:date>2019-01-12T10:45:38Z</dc:date>
    <item>
      <title>K64-SSD1963(LCD controller) Interface.</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K64-SSD1963-LCD-controller-Interface/m-p/871959#M51904</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;I am trying to interface K64 with SSD1963(LCD Controller) using 16-bit parallel(8080-mode) Flexbus at 48Mhz.&lt;/P&gt;&lt;P&gt;Data lines and Chip Select line of flexbus are working fine but other control lines(Data/Command,Write) are not working properly.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Please help me to configure the flexbus for SSD1963.&lt;/P&gt;&lt;P&gt;Please find attached image of waveform for reference.&amp;nbsp;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;STRONG&gt;Init function of Flexbus&lt;/STRONG&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;void Init_FLEXBUS_LCD_port_GPIO(void) //Init flexbus interface&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;{&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;SIM_SCGC5 = (0 | SIM_SCGC5_PORTA_MASK | SIM_SCGC5_PORTB_MASK | SIM_SCGC5_PORTC_MASK| SIM_SCGC5_PORTD_MASK | SIM_SCGC5_PORTE_MASK) ;&amp;nbsp; //Enable clock PORTA,PORTB,PORTC,PORTD &amp;amp; PORTE for LCD interfacing&lt;/SPAN&gt;&lt;BR /&gt; &lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; /* Configure the pins needed to FlexBus Function (Alt 5) */&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; PORTB_PCR18=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB15&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR0=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB14&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR1=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB13&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR2=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB12&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR3=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //PORT_PCR_MUX(1)-&amp;gt;PORT_PCR_MUX(5)//LCD_BLE&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR4=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB11&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR5=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB10&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR6=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB9&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR7=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB8&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR8=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB7&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR9=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB6&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR10=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB5&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR11=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //LCD WR &amp;amp; RD&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR12=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //PORT_PCR_MUX(1)-&amp;gt;PORT_PCR_MUX(5)//RESET&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR13=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //PORT_PCR_MUX(1)-&amp;gt;PORT_PCR_MUX(5)//LCD C/D&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR14=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //PORT_PCR_MUX(1)-&amp;gt;PORT_PCR_MUX(5)//LCD DISP_ON&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTC_PCR15=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //LCD_23&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR1=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //LCD_CS&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR2=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB4 &lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR3=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB3&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR4=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB2&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR5=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB1&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;PORTD_PCR6=(0|PORT_PCR_MUX(5)|PORT_PCR_DSE_MASK); //DB0&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;SIM_SOPT2 |= SIM_SOPT2_FBSL(3); // Security access off &lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; SIM_SCGC7 |= SIM_SCGC7_FLEXBUS_MASK; // Flexbus clock enable&lt;/SPAN&gt;&lt;BR /&gt; &lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; FB_CSAR0 = FLEX_DC_ADDRESS; //CS0 Base address&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;FB_CSMR0 = FLEX_ADRESS_MASK | FB_CSMR_V_MASK;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;FB_CSCR0 = FB_CSCR_PS(2) // 16-bit port&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;| FB_CSCR_AA_MASK // auto-acknowledge&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;| FB_CSCR_ASET(0x2) // assert chip select on second clock edge after address is asserted&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;// | FB_CSCR_WS(0x1) // 1 wait state - may need a wait state depending on the bus speed &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;| FB_CSCR_BLS_MASK // RMB Byte lane shift enable&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;&amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; ;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;}&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;#define FLEX_DC_ADDRESS 0x60000000&lt;BR /&gt;#define FLEX_ADRESS_MASK 0x00010000//0x00010000 &lt;BR /&gt;#define FLEX_DATA_ADDRESS 0x60010000&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 15px;"&gt;&lt;STRONG&gt;Write Data function&lt;/STRONG&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;&lt;STRONG&gt;void Write_Data_16BIT(unsigned long data1)&lt;BR /&gt;{&lt;BR /&gt; unsigned short Data_BUS=0;//,Temp=0;&lt;BR /&gt; &lt;BR /&gt; if(LCD_FLEX_BUS_MODE)&lt;BR /&gt; { &lt;BR /&gt;*(unsigned short*)(FLEX_DATA_ADDRESS) = data1;&amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp;//write&lt;BR /&gt;}&lt;/STRONG&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;&lt;STRONG&gt;}&lt;/STRONG&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 15px;"&gt;&lt;STRONG&gt;Write Command function&lt;/STRONG&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;void Write_Command(unsigned char command)&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt;{&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;if(LCD_FLEX_BUS_MODE)&lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; { &lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; *(unsigned short*)(FLEX_DC_ADDRESS) = command; &lt;/SPAN&gt;&lt;BR /&gt;&lt;SPAN style="font-size: 11px;"&gt; }&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-size: 11px;"&gt;}&lt;/SPAN&gt;&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sat, 12 Jan 2019 10:45:38 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/K64-SSD1963-LCD-controller-Interface/m-p/871959#M51904</guid>
      <dc:creator>akshaybhatewara</dc:creator>
      <dc:date>2019-01-12T10:45:38Z</dc:date>
    </item>
    <item>
      <title>Re: K64-SSD1963(LCD controller) Interface.</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K64-SSD1963-LCD-controller-Interface/m-p/871960#M51905</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Akshay,&lt;/P&gt;&lt;P&gt;There are many resource you can refer to.&lt;/P&gt;&lt;P&gt;&lt;A href="https://community.nxp.com/docs/DOC-282533"&gt;FlexBus_LCD presents&lt;/A&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;&lt;A href="https://community.nxp.com/thread/452949"&gt;K26, LCD, FlexBus and 8080 Mode&lt;/A&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;&lt;A href="https://community.nxp.com/thread/311635"&gt;K60 FlexBus - LCD and SRAM&lt;/A&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;&lt;A class="" data-content-finding="Community" href="https://community.nxp.com/external-link.jspa?url=http%3A%2F%2Fcache.freescale.com%2Ffiles%2Fmicrocontrollers%2Fdoc%2Fapp_note%2FAN4393.pdf" rel="nofollow" target="_blank"&gt;http://cache.freescale.com/files/microcontrollers/doc/app_note/AN4393.pdf&lt;/A&gt;&lt;/P&gt;&lt;P&gt;Hope they can give you some help.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Regards,&lt;/P&gt;&lt;P&gt;Jing&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 16 Jan 2019 03:22:47 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/K64-SSD1963-LCD-controller-Interface/m-p/871960#M51905</guid>
      <dc:creator>jingpan</dc:creator>
      <dc:date>2019-01-16T03:22:47Z</dc:date>
    </item>
  </channel>
</rss>

