<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>Kinetis Microcontrollers中的主题 FTM complementary mode problem FRDM-K64F.</title>
    <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/FTM-complementary-mode-problem-FRDM-K64F/m-p/455351#M27131</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi everyone,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;i am trying to create a Center aligned PWM complementary signals en the FRDM-K64F using KDS.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;My conditions must be:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Normal&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; complementary&lt;/P&gt;&lt;P&gt;FTM0_CH0 - FTM0_CH1&lt;/P&gt;&lt;P&gt;FTM0_CH1 - FTM0_CH2&lt;/P&gt;&lt;P&gt;FTM0_CH6 - FTM0_CH7&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;in the reference manual of K64P144M (40.4.9 Complementary mode) there the next conditions.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;FTMEN = 1, QUADEN = 0, DECAPEN = 0, COMBINE = 1, CPWMS = 0, and COMP = 1.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I initialized the registers but i have not nothing in the output channel, it supposed that the values of the CnV register are the value reading with the ADC channel.&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Can sombody help me please??&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;This is my code..&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;PRE __default_attr="c++" __jive_macro_name="code" class="jive_macro_code _jivemacro_uid_14322742837409061 jive_text_macro" data-renderedposition="449_8_1232_1088" jivemacro_uid="_14322742837409061"&gt;&lt;P&gt;//**************************************************&lt;/P&gt;&lt;P&gt;// DEFINE USES FOR THE TPM MODULES&lt;/P&gt;&lt;P&gt;//**************************************************&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;//source clock select.&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_PLLFLL 1&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OSCERCLK 2&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_MCGIRCLK 3&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define FTM_CNT_DIS 0&lt;/P&gt;&lt;P&gt;#define FTM_CLK 1&lt;/P&gt;&lt;P&gt;#define FTM_EXT_CLK 2&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;//preescaler definitions.&lt;/P&gt;&lt;P&gt;#define PS_1 0&lt;/P&gt;&lt;P&gt;#define PS_2 1&lt;/P&gt;&lt;P&gt;#define PS_4 2&lt;/P&gt;&lt;P&gt;#define PS_8 3&lt;/P&gt;&lt;P&gt;#define PS_16 4&lt;/P&gt;&lt;P&gt;#define PS_32 5&lt;/P&gt;&lt;P&gt;#define PS_64 6&lt;/P&gt;&lt;P&gt;#define PS_128 7&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;//confuralbles bits for the TPM modules.&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_TOGGLE FTM_CnSC_MSA_MASK|FTM_CnSC_ELSA_MASK&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_CLR FTM_CnSC_MSA_MASK|FTM_CnSC_ELSB_MASK&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_SET FTM_CnSC_MSA_MASK|FTM_CnSC_ELSA_MASK|FTM_CnSC_ELSB_MASK&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_OUTH FTM_CnSC_MSB_MASK|FTM_CnSC_MSA_MASK|FTM_CnSC_ELSB_MASK&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_OUTL FTM_CnSC_MSB_MASK|FTM_CnSC_MSA_MASK|FTM_CnSC_ELSA_MASK&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_PWM_H FTM_CnSC_MSB_MASK|FTM_CnSC_ELSB_MASK&amp;nbsp; // PWM&amp;nbsp; with HIGH TRUE pulse.&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_PWM_L FTM_CnSC_MSB_MASK|FTM_CnSC_ELSA_MASK&amp;nbsp; // PWM&amp;nbsp; with LOW&amp;nbsp; TRUE pulse.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define EDGE_PWM 0 &lt;/P&gt;&lt;P&gt;#define CENTER_PWM 1&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;void init_FTM0(void)&lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt;&amp;nbsp; SIM_SCGC5 |= SIM_SCGC5_PORTA_MASK|SIM_SCGC5_PORTC_MASK; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTC_PCR1 = PORT_PCR_MUX(4); // S1&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTC_PCR2 = PORT_PCR_MUX(4); // S2&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTC_PCR3 = PORT_PCR_MUX(4); // S3&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTC_PCR4 = PORT_PCR_MUX(4); // S4&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTA_PCR1 = PORT_PCR_MUX(3); // S5&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTA_PCR2 = PORT_PCR_MUX(3); // S6&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; SIM_SOPT2 |= SIM_SOPT2_PLLFLLSEL(1);&lt;/P&gt;&lt;P&gt;&amp;nbsp; SIM_SCGC6 |= SIM_SCGC6_FTM0_MASK;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_MODE = FTM_MODE_WPDIS_MASK; // write protection is disable&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_MOD = FTM_MOD_MOD(350);// FTM mod&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_MODE = FTM_MODE_FTMEN_MASK; // all registers are available&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_SC |=&amp;nbsp; FTM_SC_PS(PS_4)|FTM_SC_CLKS(FTM_CLK); // Prescale divided by 4,&amp;nbsp; setup source clock&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_COMBINE |= FTM_COMBINE_COMBINE0_MASK|FTM_COMBINE_COMBINE1_MASK|FTM_COMBINE_COMBINE3_MASK; // enable combine for CH0-CH1,CH2-CH3,CH6-CH7&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_COMBINE |= FTM_COMBINE_COMP0_MASK|FTM_COMBINE_COMP1_MASK|FTM_COMBINE_COMP3_MASK;//enable complement of CH0-CH1,CH2-CH3,CH6-CH7&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_COMBINE |= FTM_COMBINE_DTEN0_MASK|FTM_COMBINE_DTEN1_MASK|FTM_COMBINE_DTEN3_MASK;// enable deadtime.&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_DEADTIME = FTM_DEADTIME_DTVAL(10);// set deadtime&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_CNTIN = 1;&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_CNT= 1;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C0SC |=&amp;nbsp; FTM_PWM_H; //S1 High true pulses&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C1SC |=&amp;nbsp; FTM_PWM_L; //S2 Low true pulses&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C2SC |=&amp;nbsp; FTM_PWM_H; //S3&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C3SC |=&amp;nbsp; FTM_PWM_L; //S4&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C6SC |=&amp;nbsp; FTM_PWM_H; //S5&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C7SC |=&amp;nbsp; FTM_PWM_L; //S6&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;void pwm_write(unsigned int pwm1, unsigned int pwm2, unsigned int pwm3, unsigned int pwm4, unsigned int pwm5, unsigned int pwm6)&lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C0V = FTM_CnV_VAL(pwm1); // write values in the CnV (is an ADC value that the function get)&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C1V = FTM_CnV_VAL(pwm2);&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C2V = FTM_CnV_VAL(pwm3);&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C3V = FTM_CnV_VAL(pwm4);&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C6V = FTM_CnV_VAL(pwm5);&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C7V = FTM_CnV_VAL(pwm6);&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;/PRE&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Fri, 22 May 2015 05:45:35 GMT</pubDate>
    <dc:creator>josealonsovalle</dc:creator>
    <dc:date>2015-05-22T05:45:35Z</dc:date>
    <item>
      <title>FTM complementary mode problem FRDM-K64F.</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/FTM-complementary-mode-problem-FRDM-K64F/m-p/455351#M27131</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi everyone,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;i am trying to create a Center aligned PWM complementary signals en the FRDM-K64F using KDS.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;My conditions must be:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Normal&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; complementary&lt;/P&gt;&lt;P&gt;FTM0_CH0 - FTM0_CH1&lt;/P&gt;&lt;P&gt;FTM0_CH1 - FTM0_CH2&lt;/P&gt;&lt;P&gt;FTM0_CH6 - FTM0_CH7&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;in the reference manual of K64P144M (40.4.9 Complementary mode) there the next conditions.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;FTMEN = 1, QUADEN = 0, DECAPEN = 0, COMBINE = 1, CPWMS = 0, and COMP = 1.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I initialized the registers but i have not nothing in the output channel, it supposed that the values of the CnV register are the value reading with the ADC channel.&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Can sombody help me please??&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;This is my code..&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;PRE __default_attr="c++" __jive_macro_name="code" class="jive_macro_code _jivemacro_uid_14322742837409061 jive_text_macro" data-renderedposition="449_8_1232_1088" jivemacro_uid="_14322742837409061"&gt;&lt;P&gt;//**************************************************&lt;/P&gt;&lt;P&gt;// DEFINE USES FOR THE TPM MODULES&lt;/P&gt;&lt;P&gt;//**************************************************&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;//source clock select.&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_PLLFLL 1&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OSCERCLK 2&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_MCGIRCLK 3&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define FTM_CNT_DIS 0&lt;/P&gt;&lt;P&gt;#define FTM_CLK 1&lt;/P&gt;&lt;P&gt;#define FTM_EXT_CLK 2&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;//preescaler definitions.&lt;/P&gt;&lt;P&gt;#define PS_1 0&lt;/P&gt;&lt;P&gt;#define PS_2 1&lt;/P&gt;&lt;P&gt;#define PS_4 2&lt;/P&gt;&lt;P&gt;#define PS_8 3&lt;/P&gt;&lt;P&gt;#define PS_16 4&lt;/P&gt;&lt;P&gt;#define PS_32 5&lt;/P&gt;&lt;P&gt;#define PS_64 6&lt;/P&gt;&lt;P&gt;#define PS_128 7&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;//confuralbles bits for the TPM modules.&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_TOGGLE FTM_CnSC_MSA_MASK|FTM_CnSC_ELSA_MASK&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_CLR FTM_CnSC_MSA_MASK|FTM_CnSC_ELSB_MASK&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_SET FTM_CnSC_MSA_MASK|FTM_CnSC_ELSA_MASK|FTM_CnSC_ELSB_MASK&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_OUTH FTM_CnSC_MSB_MASK|FTM_CnSC_MSA_MASK|FTM_CnSC_ELSB_MASK&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_OC_OUTL FTM_CnSC_MSB_MASK|FTM_CnSC_MSA_MASK|FTM_CnSC_ELSA_MASK&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_PWM_H FTM_CnSC_MSB_MASK|FTM_CnSC_ELSB_MASK&amp;nbsp; // PWM&amp;nbsp; with HIGH TRUE pulse.&lt;/P&gt;&lt;P&gt;#define&amp;nbsp; FTM_PWM_L FTM_CnSC_MSB_MASK|FTM_CnSC_ELSA_MASK&amp;nbsp; // PWM&amp;nbsp; with LOW&amp;nbsp; TRUE pulse.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define EDGE_PWM 0 &lt;/P&gt;&lt;P&gt;#define CENTER_PWM 1&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;void init_FTM0(void)&lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt;&amp;nbsp; SIM_SCGC5 |= SIM_SCGC5_PORTA_MASK|SIM_SCGC5_PORTC_MASK; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTC_PCR1 = PORT_PCR_MUX(4); // S1&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTC_PCR2 = PORT_PCR_MUX(4); // S2&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTC_PCR3 = PORT_PCR_MUX(4); // S3&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTC_PCR4 = PORT_PCR_MUX(4); // S4&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTA_PCR1 = PORT_PCR_MUX(3); // S5&lt;/P&gt;&lt;P&gt;&amp;nbsp; PORTA_PCR2 = PORT_PCR_MUX(3); // S6&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; SIM_SOPT2 |= SIM_SOPT2_PLLFLLSEL(1);&lt;/P&gt;&lt;P&gt;&amp;nbsp; SIM_SCGC6 |= SIM_SCGC6_FTM0_MASK;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_MODE = FTM_MODE_WPDIS_MASK; // write protection is disable&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_MOD = FTM_MOD_MOD(350);// FTM mod&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_MODE = FTM_MODE_FTMEN_MASK; // all registers are available&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_SC |=&amp;nbsp; FTM_SC_PS(PS_4)|FTM_SC_CLKS(FTM_CLK); // Prescale divided by 4,&amp;nbsp; setup source clock&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_COMBINE |= FTM_COMBINE_COMBINE0_MASK|FTM_COMBINE_COMBINE1_MASK|FTM_COMBINE_COMBINE3_MASK; // enable combine for CH0-CH1,CH2-CH3,CH6-CH7&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_COMBINE |= FTM_COMBINE_COMP0_MASK|FTM_COMBINE_COMP1_MASK|FTM_COMBINE_COMP3_MASK;//enable complement of CH0-CH1,CH2-CH3,CH6-CH7&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_COMBINE |= FTM_COMBINE_DTEN0_MASK|FTM_COMBINE_DTEN1_MASK|FTM_COMBINE_DTEN3_MASK;// enable deadtime.&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_DEADTIME = FTM_DEADTIME_DTVAL(10);// set deadtime&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_CNTIN = 1;&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_CNT= 1;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C0SC |=&amp;nbsp; FTM_PWM_H; //S1 High true pulses&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C1SC |=&amp;nbsp; FTM_PWM_L; //S2 Low true pulses&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C2SC |=&amp;nbsp; FTM_PWM_H; //S3&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C3SC |=&amp;nbsp; FTM_PWM_L; //S4&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C6SC |=&amp;nbsp; FTM_PWM_H; //S5&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C7SC |=&amp;nbsp; FTM_PWM_L; //S6&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;void pwm_write(unsigned int pwm1, unsigned int pwm2, unsigned int pwm3, unsigned int pwm4, unsigned int pwm5, unsigned int pwm6)&lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C0V = FTM_CnV_VAL(pwm1); // write values in the CnV (is an ADC value that the function get)&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C1V = FTM_CnV_VAL(pwm2);&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C2V = FTM_CnV_VAL(pwm3);&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C3V = FTM_CnV_VAL(pwm4);&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C6V = FTM_CnV_VAL(pwm5);&lt;/P&gt;&lt;P&gt;&amp;nbsp; FTM0_C7V = FTM_CnV_VAL(pwm6);&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;/PRE&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 22 May 2015 05:45:35 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/FTM-complementary-mode-problem-FRDM-K64F/m-p/455351#M27131</guid>
      <dc:creator>josealonsovalle</dc:creator>
      <dc:date>2015-05-22T05:45:35Z</dc:date>
    </item>
    <item>
      <title>Re: FTM complementary mode problem FRDM-K64F.</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/FTM-complementary-mode-problem-FRDM-K64F/m-p/455352#M27132</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello Alonso&amp;nbsp; ,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;About the PWM mode , please refer to here :&lt;/P&gt;&lt;P&gt;&lt;span class="lia-inline-image-display-wrapper" image-alt="pastedImage_0.png"&gt;&lt;img src="https://community.nxp.com/t5/image/serverpage/image-id/26535i6F1F0143C91A8A4A/image-size/large?v=v2&amp;amp;px=999" role="button" title="pastedImage_0.png" alt="pastedImage_0.png" /&gt;&lt;/span&gt;&lt;/P&gt;&lt;P&gt;From your describe ""create a Center aligned PWM complementary signals" , while "CPWMS = 0," , it should be "1".&lt;/P&gt;&lt;P&gt;Please refer to the table to check your other configuration.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;And recommend you some k64 PWM demo :&lt;/P&gt;&lt;P&gt;&lt;A href="https://community.nxp.com/docs/DOC-101383"&gt;FRDM-K64 PWM basic example using mbed&lt;/A&gt; &lt;/P&gt;&lt;P&gt;&lt;A href="https://community.nxp.com/docs/DOC-102540"&gt;Baremetal code examples using FRDM-K64F&lt;/A&gt; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;BR /&gt;Have a great day,&lt;/P&gt;&lt;P&gt;Alice&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;BR /&gt;Note: If this post answers your question, please click the Correct Answer button. Thank you!&lt;BR /&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 22 May 2015 10:39:11 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/FTM-complementary-mode-problem-FRDM-K64F/m-p/455352#M27132</guid>
      <dc:creator>Alice_Yang</dc:creator>
      <dc:date>2015-05-22T10:39:11Z</dc:date>
    </item>
  </channel>
</rss>

